JPS63244155A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS63244155A JPS63244155A JP62079439A JP7943987A JPS63244155A JP S63244155 A JPS63244155 A JP S63244155A JP 62079439 A JP62079439 A JP 62079439A JP 7943987 A JP7943987 A JP 7943987A JP S63244155 A JPS63244155 A JP S63244155A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- memory
- address
- start address
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は中央処理装置に接続された複数のメモリプリン
ト板ユニットからなるメモリ装置であって、中央処理装
置がメモリ装置のそれぞれのメモリプリント板ユニット
の容量を把握してそれぞれのメモリプリント板ユニット
にスタートアドレスを通知し、それぞれのメモリプリン
ト板ユニットは比較制御部によって中央処理装置からの
メモリアクセス処理の実行を識別する。
ト板ユニットからなるメモリ装置であって、中央処理装
置がメモリ装置のそれぞれのメモリプリント板ユニット
の容量を把握してそれぞれのメモリプリント板ユニット
にスタートアドレスを通知し、それぞれのメモリプリン
ト板ユニットは比較制御部によって中央処理装置からの
メモリアクセス処理の実行を識別する。
このように中央処理装置がメモリ装置のそれぞれのメモ
リプリント板ユニットにアドレスを構築することによっ
て、障害メモリプリント板ユニットの代替を迅速に行う
ことができる。
リプリント板ユニットにアドレスを構築することによっ
て、障害メモリプリント板ユニットの代替を迅速に行う
ことができる。
本発明は中央処理装置に接続された複数のメモリプリン
ト板ユニットからなるメモリ装置に関するものである。
ト板ユニットからなるメモリ装置に関するものである。
一般に中央処理装置に接続されるメモリ装置は使用され
るシステムによって必要とされるメモリ容量が異なるた
めに、複数個のメモリプリント板ユニット(以下、ユニ
ットと称する)を実装して構成される。
るシステムによって必要とされるメモリ容量が異なるた
めに、複数個のメモリプリント板ユニット(以下、ユニ
ットと称する)を実装して構成される。
ユニットのメモリ容量は種々のものがあって、例えば、
故障したユニットを異なるメモリ容量のユニットで代替
しようとすると、メモリ装置の各ユニットのアドレスを
すべて再構成する必要がある。
故障したユニットを異なるメモリ容量のユニットで代替
しようとすると、メモリ装置の各ユニットのアドレスを
すべて再構成する必要がある。
メモリ容量が大きくなるにともなって、ユニットを交換
する作業工数が多くなるので、この作業を迅速に行う方
法が要望されている。
する作業工数が多くなるので、この作業を迅速に行う方
法が要望されている。
第2図は従来のメモリ装置のアクセス処理を説明する図
である。
である。
メモリ装置は複数のユニット1で構成され、ユニット1
のメモリ素子で構成されるメモリ部11のメモリ容量は
、メモリ容量設定部12にメモリ容量に相応するコード
で設定される。
のメモリ素子で構成されるメモリ部11のメモリ容量は
、メモリ容量設定部12にメモリ容量に相応するコード
で設定される。
通常、メモリ装置のスタートアドレスを「Ojにしてス
タートアドレス設定部2にそのコードが設定される。
タートアドレス設定部2にそのコードが設定される。
従って、ユニット#0(番号Oのユニット以下同様)の
スタートアドレスレジスタ12に「0」が設定され、ユ
ニット#0のメモリ容量をmとすると、加算器15には
0が入力され、mを加算して次のユニット#1に出力さ
れる。
スタートアドレスレジスタ12に「0」が設定され、ユ
ニット#0のメモリ容量をmとすると、加算器15には
0が入力され、mを加算して次のユニット#1に出力さ
れる。
ユニット#lのスタートアドレスレジスタ24には、r
mJが設定され、同様にユニット#1のメモリ容量をn
とすると、ユニット#lの加算器25はm+nを次のユ
ニット#2に出力する。
mJが設定され、同様にユニット#1のメモリ容量をn
とすると、ユニット#lの加算器25はm+nを次のユ
ニット#2に出力する。
このようにしてそれぞれのユニットのスタートアドレス
レジスタには、それぞれのユニットのスタートアドレス
が設定される。
レジスタには、それぞれのユニットのスタートアドレス
が設定される。
このようなメモリプリント板ユニットによって構成され
たメモリ装置に中央処理装置100がメモリアクセスす
る場合を説明する。
たメモリ装置に中央処理装置100がメモリアクセスす
る場合を説明する。
中央処理装置100はメモリアドレスをそれぞれのユニ
ットに送出する。
ットに送出する。
例えば、ユニット#0の比較制御部13が自分のユニッ
トのスタートアドレス「0」とメモリ容Jimで決まる
エンドアドレスrm−IJとから自分のメモリアドレス
範囲を認識し、中央処理装置100から入力するアドレ
スとを比較して、中央処理装置から送出されたデータの
アクセス処理を行うか否かを識別する。
トのスタートアドレス「0」とメモリ容Jimで決まる
エンドアドレスrm−IJとから自分のメモリアドレス
範囲を認識し、中央処理装置100から入力するアドレ
スとを比較して、中央処理装置から送出されたデータの
アクセス処理を行うか否かを識別する。
そして、中央処理それぞれ100から送出されたアドレ
スのデータをメモリ部11で処理する。
スのデータをメモリ部11で処理する。
この従来の方式では、メモリ装置のスタートアドレスが
設定されることによって、それぞれのユニットのスター
トアドレスが設定され、メモリ容量を加算した加算器に
エンドアドレスが設定される。
設定されることによって、それぞれのユニットのスター
トアドレスが設定され、メモリ容量を加算した加算器に
エンドアドレスが設定される。
しかし、ユニットのメモリ部に障害が発生しても、その
ユニットに加算器等のアドレスを設定する手段に障害が
起こっていなければ、障害ユニットを差し替えない限り
それぞれのユニットのアドレス構成はそのままとなる。
ユニットに加算器等のアドレスを設定する手段に障害が
起こっていなければ、障害ユニットを差し替えない限り
それぞれのユニットのアドレス構成はそのままとなる。
そして、障害ユニットがアクセスされた時は障害の応答
をすることになる。
をすることになる。
即ち、障害を発生したユニットを他のメモリプリント板
ユニットと自動的に代替することができない。
ユニットと自動的に代替することができない。
本発明はこのような点に鑑みて創作されたものであって
、ユニットのスタートアドレスを中央処理装置から設定
するようにして、障害発生時にはアドレスの再構成を自
動的に行うことができるメモリ装置を提供することを目
的としている。
、ユニットのスタートアドレスを中央処理装置から設定
するようにして、障害発生時にはアドレスの再構成を自
動的に行うことができるメモリ装置を提供することを目
的としている。
上記した目的を達成するため、それぞれのメモリプリン
ト板ユニットはそのユニットのメモリ容量コードを格納
するメモリ容量設定部と、中央処理装置が通知する当該
ユニットのスタートアドレスを格納するスタートアドレ
スレジスタと、スタートアドレスと容量コードとを参照
し、中央処理装置がメモリアクセスのために送出するメ
モリアドレスと比較して、自分のユニットがアクセス処
理の対象となるのを識別する比較制御部とを備えた複数
のユニットでメモリ装置を構成する。
ト板ユニットはそのユニットのメモリ容量コードを格納
するメモリ容量設定部と、中央処理装置が通知する当該
ユニットのスタートアドレスを格納するスタートアドレ
スレジスタと、スタートアドレスと容量コードとを参照
し、中央処理装置がメモリアクセスのために送出するメ
モリアドレスと比較して、自分のユニットがアクセス処
理の対象となるのを識別する比較制御部とを備えた複数
のユニットでメモリ装置を構成する。
中央処理装置は、メモリ装置の決められたスタートアド
レスからそれぞれのメモリプリント板ユニットのメモリ
容量を加算して次順に位置するユニットのスタートアド
レスとする。
レスからそれぞれのメモリプリント板ユニットのメモリ
容量を加算して次順に位置するユニットのスタートアド
レスとする。
このようにして、順次それぞれのユニットのスタートア
ドレスを決め、それらはそれぞれのユニットのスタート
アドレスレジスタに格納される。
ドレスを決め、それらはそれぞれのユニットのスタート
アドレスレジスタに格納される。
即ち、メモリ装置のユニットに、そのユニットのスター
トアドレスが、中央処理装置によって設定される。
トアドレスが、中央処理装置によって設定される。
そして、中央処理装置がメモリ装置にアクセスすると、
メモリ装置のユニットは比較制御部で、中央処理装置か
ら送出されるアドレスと、自分のスタートアドレスと自
分のメモリ容量から決まるアドレス範囲を比較して送出
されたアドレスは自分のユニットでアクセス処理すべき
アドレスか否かの識別をする。
メモリ装置のユニットは比較制御部で、中央処理装置か
ら送出されるアドレスと、自分のスタートアドレスと自
分のメモリ容量から決まるアドレス範囲を比較して送出
されたアドレスは自分のユニットでアクセス処理すべき
アドレスか否かの識別をする。
自分のアドレス範囲内にあることを識別すると、そのア
ドレスによって自分のメモリ部をアクセスする。
ドレスによって自分のメモリ部をアクセスする。
中央処理装置がユニットにスタートアドレスを設定でき
るので、中央処理装置がメモリ装置に障害ユニットを認
識した場合は、用意された他のメモリプリント板ユニッ
トを障害メモリプリント板ユニットに代替してスタート
アドレスを付与することができる。
るので、中央処理装置がメモリ装置に障害ユニットを認
識した場合は、用意された他のメモリプリント板ユニッ
トを障害メモリプリント板ユニットに代替してスタート
アドレスを付与することができる。
即ち、自動的に障害ユニットの代替されるユニットのメ
モリに応じてアドレスの再構築が可能になる。
モリに応じてアドレスの再構築が可能になる。
第1図は本発明のメモリ装置の一実施例の構成ブロック
図を示す。
図を示す。
なお、全図を通じて同一符号は同一対象物を示す。
システムが起動するに際して、メモリ装置のユニットは
それぞれユニット内に有するメモリ容量設定部12にそ
のメモリ容量を格納する。
それぞれユニット内に有するメモリ容量設定部12にそ
のメモリ容量を格納する。
中央処理装置100がメモリ装置のユニットのメモリ容
量設定部の内容を読み出す。
量設定部の内容を読み出す。
そして、中央処理装置100にスタートアドレス設定部
2によってメモリ装置のスタートアドレスが設定される
と、中央処理装置100はメモリプリント板ユニットが
通知したメモリ容量を順次加算して、上記〔従来の技術
〕の項で説明したように、それぞれのユニットのスター
トアドレスにそのユニットのメモリ容量を加算しながら
スタートアドレスを決めて、それぞれのユニットのスタ
ートアドレスレジスタ14にその値を設定する。
2によってメモリ装置のスタートアドレスが設定される
と、中央処理装置100はメモリプリント板ユニットが
通知したメモリ容量を順次加算して、上記〔従来の技術
〕の項で説明したように、それぞれのユニットのスター
トアドレスにそのユニットのメモリ容量を加算しながら
スタートアドレスを決めて、それぞれのユニットのスタ
ートアドレスレジスタ14にその値を設定する。
中央処理装置100がメモリ装置にアクセスすると、そ
れぞれのユニットの比較制御部13がスタートアドレス
レジスタ14の内容とメモリ容量設定部12の内容と、
中央処理装置100から入力したアドレスとを比較して
、自分のアドレス範囲にあるアドレスであれば、メモリ
部11でそのアドレスデータのアクセス処理を行う。
れぞれのユニットの比較制御部13がスタートアドレス
レジスタ14の内容とメモリ容量設定部12の内容と、
中央処理装置100から入力したアドレスとを比較して
、自分のアドレス範囲にあるアドレスであれば、メモリ
部11でそのアドレスデータのアクセス処理を行う。
また、中央処理袋yX1100によってスタートアドレ
スが構成されるので、例えば、メモリ装置のチェックの
ために行われるチェックデータの書き込みに際して、各
ユニットに同じアドレスを付与し、同時にチェックデー
タを書き込むことも用意にできる。
スが構成されるので、例えば、メモリ装置のチェックの
ために行われるチェックデータの書き込みに際して、各
ユニットに同じアドレスを付与し、同時にチェックデー
タを書き込むことも用意にできる。
以上述べてきたように、本発明によれば、メモリ装置の
ユニットのスタートアドレスは、中央処理装置がそれぞ
れのスタートアドレスレジスタに設定するので、障害ユ
ニットの切り換えに際してもそのユニットを実装したま
までスタートアドレスレジスタの再構成を行うことがで
き、ユニットの障害が発生に対応するメモリ装置の対処
が迅速に可能になり、実用的には極めて有用である。
ユニットのスタートアドレスは、中央処理装置がそれぞ
れのスタートアドレスレジスタに設定するので、障害ユ
ニットの切り換えに際してもそのユニットを実装したま
までスタートアドレスレジスタの再構成を行うことがで
き、ユニットの障害が発生に対応するメモリ装置の対処
が迅速に可能になり、実用的には極めて有用である。
第1図は本発明のメモリ装置の一実施例の構成ブロック
図、 第2図は従来のメモリ装置のアクセス処理を説明する図
である。 図において、 lはメモリプリント板ユニット、 11はメモリ部、 12はメモリ容量設定部、 13は比較制御部、 14はスタートアドレスレジスタ、 15は力l算器、 100は中央処理装置である。 第1図
図、 第2図は従来のメモリ装置のアクセス処理を説明する図
である。 図において、 lはメモリプリント板ユニット、 11はメモリ部、 12はメモリ容量設定部、 13は比較制御部、 14はスタートアドレスレジスタ、 15は力l算器、 100は中央処理装置である。 第1図
Claims (1)
- それぞれのメモリプリント板ユニット(1)は当該メモ
リプリント板ユニット(1)のメモリ容量コードを格納
するメモリ容量設定部(12)と、中央処理装置(10
0)が通知する当該メモリプリント板ユニット(1)の
スタートアドレスを格納するスタートアドレスレジスタ
(14)と、該スタートアドレスと前記容量コードとを
参照し、前記中央処理装置(100)がメモリアクセス
のために送出するメモリアドレスと比較して、当該メモ
リプリント板ユニット(1)がアクセス処理の対象とな
るのを識別する比較制御部(13)とを備えた複数のメ
モリプリント板ユニット(1)で構成されてなることを
特徴とするメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62079439A JPS63244155A (ja) | 1987-03-30 | 1987-03-30 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62079439A JPS63244155A (ja) | 1987-03-30 | 1987-03-30 | メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63244155A true JPS63244155A (ja) | 1988-10-11 |
Family
ID=13689910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62079439A Pending JPS63244155A (ja) | 1987-03-30 | 1987-03-30 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63244155A (ja) |
-
1987
- 1987-03-30 JP JP62079439A patent/JPS63244155A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| JPS6259822B2 (ja) | ||
| KR950035209A (ko) | 수평 분산형 네트워크 시스템 및 멀티 프로세서 시스템 | |
| JPS63244155A (ja) | メモリ装置 | |
| US11132305B1 (en) | Automatic static region generation for memory protection units (MPUs) | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JP2514023B2 (ja) | プログラマブル制御装置の制御方法 | |
| JP2552287B2 (ja) | システムバス方式 | |
| JPH0353320A (ja) | マイクロプログラム制御方式 | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPH01160547U (ja) | ||
| JP2892798B2 (ja) | ディジタル制御装置 | |
| JPS6232745A (ja) | 回線処理システム | |
| JPS62251934A (ja) | Romに記憶したプログラムのデバツグ機能を有する制御装置 | |
| JPH0199144A (ja) | Romデータ保証方式 | |
| JPH0423147A (ja) | バンク切り換え方式 | |
| JPH05336191A (ja) | マルチチャンネルコントローラ | |
| JPH03175538A (ja) | 二重化処理装置 | |
| JPS63228339A (ja) | 命令処理装置の試験方式 | |
| JPS6344260A (ja) | メモリ容量チエツク方式 | |
| JPH04127230A (ja) | 情報処理装置 | |
| JPH02133851A (ja) | 通信制御装置 | |
| JPH01232461A (ja) | 並列処理制御装置 | |
| JPH03225451A (ja) | 拡張入出力アクセス制御方式 | |
| JPH0410137A (ja) | 故障バックアップ方式 |