JPS63244237A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS63244237A JPS63244237A JP62076486A JP7648687A JPS63244237A JP S63244237 A JPS63244237 A JP S63244237A JP 62076486 A JP62076486 A JP 62076486A JP 7648687 A JP7648687 A JP 7648687A JP S63244237 A JPS63244237 A JP S63244237A
- Authority
- JP
- Japan
- Prior art keywords
- register
- microinstruction
- execution
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、保守診断機能を有する情報処理装置に関する
。
。
（従来の技術）
情報処理装置の内部回路に対してサービスプロセッサ（
ＳＶＰ）が保守診断を実施する際には、被診断回路内の
レジスタへの１込みを行なう必要° が生じてくる。従
来、このような書込み作業は、マイクロ命令レジスタに
当該レジスタへの書込み命令（以下診断用マイクロ命令
という）を設定しておいて、その診断用マイクロ命令を
１ステップ実行させることにより実施されていた。
ＳＶＰ）が保守診断を実施する際には、被診断回路内の
レジスタへの１込みを行なう必要° が生じてくる。従
来、このような書込み作業は、マイクロ命令レジスタに
当該レジスタへの書込み命令（以下診断用マイクロ命令
という）を設定しておいて、その診断用マイクロ命令を
１ステップ実行させることにより実施されていた。
ところがこの手法では、マイクロ命令の内容によらずマ
イクロ命令実行うロックによって内容が変化してしまう
様なレジスタが被診断回路内に存在する場合には、前記
診断用マイクロ命令１ステツプの実行によって、これら
のレジスタの内容が破壊されてしまうという問題点があ
った。
イクロ命令実行うロックによって内容が変化してしまう
様なレジスタが被診断回路内に存在する場合には、前記
診断用マイクロ命令１ステツプの実行によって、これら
のレジスタの内容が破壊されてしまうという問題点があ
った。
このため、保守診断時に、通常のマイクロ命令シーケン
スを実行途中で中断さＵて特定のレジスタにＳＶＰから
値を設定した後（診断用マイクロ命令を実行した後）に
実行を再開・継続させようとすると前述したレジスタの
内容が変更されてしまっているので、実行を再開させて
検査するような診断方法の採用が不可能になるという問
題が生じていた。
スを実行途中で中断さＵて特定のレジスタにＳＶＰから
値を設定した後（診断用マイクロ命令を実行した後）に
実行を再開・継続させようとすると前述したレジスタの
内容が変更されてしまっているので、実行を再開させて
検査するような診断方法の採用が不可能になるという問
題が生じていた。
このような問題点への従来の対応策としては、例えば、
被診断回路内のレジスタへの書込みを、マイクロ命令に
よる通常ルートの他に保守診断用に直接ＳＶＰから行な
える別ルートを設けるといった方法もあったが、この場
合には特殊な回路が増大しハードウェアが著しく複雑に
なるという問題をかかえることになった。
被診断回路内のレジスタへの書込みを、マイクロ命令に
よる通常ルートの他に保守診断用に直接ＳＶＰから行な
える別ルートを設けるといった方法もあったが、この場
合には特殊な回路が増大しハードウェアが著しく複雑に
なるという問題をかかえることになった。
（発明が解決しようとする問題点）
このように従来は、情報処理装置内部構成回路の保守診
断時に、マイクロ命令の実行途中で回路内レジスタにマ
イクロ命令のクロックを使って書込を行ない検査する様
な診断方法が、回路内に前記クロックで変化してしまう
ようなレジスタがあると、採用不可能になってしまうと
いう問題点があった。
断時に、マイクロ命令の実行途中で回路内レジスタにマ
イクロ命令のクロックを使って書込を行ない検査する様
な診断方法が、回路内に前記クロックで変化してしまう
ようなレジスタがあると、採用不可能になってしまうと
いう問題点があった。
また、この問題を解決する為に新たに別個のルートによ
るレジスタへの値設定手段を設けようとすれば、ハード
ウェアが増大し著しく複雑になってしまうという問題点
が生じていた。
るレジスタへの値設定手段を設けようとすれば、ハード
ウェアが増大し著しく複雑になってしまうという問題点
が生じていた。
このような問題点に鑑み、本発明は、大幅なハードウェ
アの増大なくしてマイクロ命令の実行途中で被診断回路
内レジスタへの書込を他への影響なく実行できる手段を
備えた情報処理装置を提供することを目的とする。
アの増大なくしてマイクロ命令の実行途中で被診断回路
内レジスタへの書込を他への影響なく実行できる手段を
備えた情報処理装置を提供することを目的とする。
（問題点を解決するための手段）
このような目的を達成するために、本発明では、複数の
内部レジスタを有する保守対象装置の保守診断を行うサ
ービスブ［１１？ツサからの要求に従い、対象装置の実
行を停止するとともに、各レジスタのアクセスを禁止す
る信号を出力する手段と、前記サービスプロセッサから
発せられた特定のレジスタをアクセスするための命令に
従い、特定のレジスタにのみアクセスを許可する信号を
出力する手段とを具備し、前記命令の実行時に、前記特
定のレジスタ以外のレジスタの内容を変更させない情報
処理装置を創案した。
内部レジスタを有する保守対象装置の保守診断を行うサ
ービスブ［１１？ツサからの要求に従い、対象装置の実
行を停止するとともに、各レジスタのアクセスを禁止す
る信号を出力する手段と、前記サービスプロセッサから
発せられた特定のレジスタをアクセスするための命令に
従い、特定のレジスタにのみアクセスを許可する信号を
出力する手段とを具備し、前記命令の実行時に、前記特
定のレジスタ以外のレジスタの内容を変更させない情報
処理装置を創案した。
（作用）
このような構成をもつ情報処理装置であれば、マイクロ
命令のシーケンスを実行させながらの保守診断の途中で
、マイクロ命令停止要求を出して実行を中断させておき
被診断回路内のレジスタに書込を実施し、再びマイクロ
命令を動かして診断を続けることが被診断回路内の他の
部分に影響を与えることなく行なえるようになる。
命令のシーケンスを実行させながらの保守診断の途中で
、マイクロ命令停止要求を出して実行を中断させておき
被診断回路内のレジスタに書込を実施し、再びマイクロ
命令を動かして診断を続けることが被診断回路内の他の
部分に影響を与えることなく行なえるようになる。
また、ハードウェアの追加は最小限で済むため、さして
複雑になることもなく上記の機能が達成される。
複雑になることもなく上記の機能が達成される。
（寅絶倒）
以下に本発明が適用された一実施例としての情報処理装
置について述べる。
置について述べる。
第２図は同実施例における本発明適用部位辺の動作環境
を示す概略ブロック図である。装置外部にサービスプロ
セッサ（ＳＶＰ）１００があり、これとのインターフェ
イス（Ｓｖ【）１０１からの各信号は、マイクロプログ
ラムが記憶された制御記憶部２０２、制御記憶部とＳＶ
Ｉの両信号の選択回路２０３、マイクロ命令レジスタ２
０４、そして被診断回路２０５に、伝達される。５ＶＰ
１００はオペレータからの指示によって、被診断回路の
診断を行うために、５Ｖ１１０１を介して診断命令の送
出、被診断回路２０５へのデータの ゛書込み、又は、
被診断回路２０５からのデータの読み出しを行う。被診
断回路２０５の内部には、レジスタ２０５に格納された
マイクロ命令のデコーダ、デコーダの出力信号により制
御される演算部、内部レジスタ部がある。
を示す概略ブロック図である。装置外部にサービスプロ
セッサ（ＳＶＰ）１００があり、これとのインターフェ
イス（Ｓｖ【）１０１からの各信号は、マイクロプログ
ラムが記憶された制御記憶部２０２、制御記憶部とＳＶ
Ｉの両信号の選択回路２０３、マイクロ命令レジスタ２
０４、そして被診断回路２０５に、伝達される。５ＶＰ
１００はオペレータからの指示によって、被診断回路の
診断を行うために、５Ｖ１１０１を介して診断命令の送
出、被診断回路２０５へのデータの ゛書込み、又は、
被診断回路２０５からのデータの読み出しを行う。被診
断回路２０５の内部には、レジスタ２０５に格納された
マイクロ命令のデコーダ、デコーダの出力信号により制
御される演算部、内部レジスタ部がある。
第１図は同゛実施例の本発明適用部位の概略ブロック図
テアル。５ＶＰ１００．５Ｖ１１０１と、ＳＶＩからの
マイクロ命令実行停止・再開要求信号すにより反転する
フリップフロップ（ＦＳＴＯＰ）１０２、ＦＳＴＯＰｌ
０２がマイクロ命令実行中断信号ｆを出している時は
マイクロ命令を停止せるとともにレジスタへの１込イネ
一ブル信号ｅをオフにするマイクロ命令実行制御回路１
０５がある。また１０４はマイクロ命令に応じてレジス
タの選択を行なうデコーダ、１０３はレジスタ書込のタ
イミング信号Ｃを与えるクロック発生回路である。そし
て第２図の被診断回路２０５内部のレジスタ１１１◆１
２１・１６１などがある。
テアル。５ＶＰ１００．５Ｖ１１０１と、ＳＶＩからの
マイクロ命令実行停止・再開要求信号すにより反転する
フリップフロップ（ＦＳＴＯＰ）１０２、ＦＳＴＯＰｌ
０２がマイクロ命令実行中断信号ｆを出している時は
マイクロ命令を停止せるとともにレジスタへの１込イネ
一ブル信号ｅをオフにするマイクロ命令実行制御回路１
０５がある。また１０４はマイクロ命令に応じてレジス
タの選択を行なうデコーダ、１０３はレジスタ書込のタ
イミング信号Ｃを与えるクロック発生回路である。そし
て第２図の被診断回路２０５内部のレジスタ１１１◆１
２１・１６１などがある。
レジスタＢ１１２はマイクロ命令の内容にかかわらず、
マイクロ命令が実行されたことによって内容が変化して
しまうレジスタとする。これらのレジスタへの書込信号
ｇ１・ｇ２・９などは、その前段のＡＮＤ回路１１２・
１２２・１６２などにより与えられる。なお、レジスタ
Ｆにはマイクロ命令実行停止中の書込を可にする為のＯ
Ｒ回路１６３が追加されている。
マイクロ命令が実行されたことによって内容が変化して
しまうレジスタとする。これらのレジスタへの書込信号
ｇ１・ｇ２・９などは、その前段のＡＮＤ回路１１２・
１２２・１６２などにより与えられる。なお、レジスタ
Ｆにはマイクロ命令実行停止中の書込を可にする為のＯ
Ｒ回路１６３が追加されている。
次に動作を説明すると、５ｖｐｉ ｏｏは被診断回路２
０５およびマイクロ命令実行の各０回路２０２−２０３
−２０４（７）保守診断を、５Ｖｒ１０１を通じて各種
マイクロ命令・データ・制御信号等を与え、実行させ、
結果を調べることによって実施することができる。
０５およびマイクロ命令実行の各０回路２０２−２０３
−２０４（７）保守診断を、５Ｖｒ１０１を通じて各種
マイクロ命令・データ・制御信号等を与え、実行させ、
結果を調べることによって実施することができる。
この保守診断実施の中で、途中まで進めたマイクロ命令
のシーケンスを中断して特定の被診断回路内レジスタ例
えばレジスタＦに特定の値を設定し診断を続ける必要が
生じた時には、５ＶＰ１００は先ず５Ｖ１１０１にマイ
クロ命令実行停止要求を出し、ＳＶ［１０１はこれを実
行停止要求信号すとり、ｒＦｓＴＯＰ１０２１．：送る
。ＦＳＴＯＰ１０２は停止側に反転し実行中断信号ｒを
マイクロ命令実行制御回路１０５に送って信号ｅをディ
スエイプルすることによりマイクロ命令シーケンスの実
行を停止する。その後５ＶＰＩ ００よりＳ■１１０１
経由で被診断回路内レジスタへの書込許容信号ａをＯＲ
回路１６３に出力する。当該レジスタＦに書き込みを行
うためレジスタＦを指定した診断用マイクロ命令をマイ
クロ命令レジスタ２０４に設定する。この命令の実行サ
イクルで命令デコーダ１０４がこのマイクロ命令をデコ
ーダしレジスタＦへの選択信号ｄが出力される。この結
果、ＡＮＤ回路１６２の入力条件が満たされて、この時
レジスタのロード側（不図示）に出ている値がレジスタ
Ｆ１６１に書込まれる。このとき仮にレジスタＢのよう
にマイクロ命令の実行によって内容が変化してしまうよ
うなレジスタがあったとしても、マイクロ命令実行制御
回路からのレジスタアクセス許可の信号ｅがアクセス禁
止状態にあるために、レジスタＢへの書込信号ｇ２は出
力されない。従って、診断用のマイクロ命令を実行した
としてもレジスタｂの内容が変更することはない。従っ
て、診断用マイクロ命令の実行後も中断したシーケンス
を復帰・Ｍ続することができる。
のシーケンスを中断して特定の被診断回路内レジスタ例
えばレジスタＦに特定の値を設定し診断を続ける必要が
生じた時には、５ＶＰ１００は先ず５Ｖ１１０１にマイ
クロ命令実行停止要求を出し、ＳＶ［１０１はこれを実
行停止要求信号すとり、ｒＦｓＴＯＰ１０２１．：送る
。ＦＳＴＯＰ１０２は停止側に反転し実行中断信号ｒを
マイクロ命令実行制御回路１０５に送って信号ｅをディ
スエイプルすることによりマイクロ命令シーケンスの実
行を停止する。その後５ＶＰＩ ００よりＳ■１１０１
経由で被診断回路内レジスタへの書込許容信号ａをＯＲ
回路１６３に出力する。当該レジスタＦに書き込みを行
うためレジスタＦを指定した診断用マイクロ命令をマイ
クロ命令レジスタ２０４に設定する。この命令の実行サ
イクルで命令デコーダ１０４がこのマイクロ命令をデコ
ーダしレジスタＦへの選択信号ｄが出力される。この結
果、ＡＮＤ回路１６２の入力条件が満たされて、この時
レジスタのロード側（不図示）に出ている値がレジスタ
Ｆ１６１に書込まれる。このとき仮にレジスタＢのよう
にマイクロ命令の実行によって内容が変化してしまうよ
うなレジスタがあったとしても、マイクロ命令実行制御
回路からのレジスタアクセス許可の信号ｅがアクセス禁
止状態にあるために、レジスタＢへの書込信号ｇ２は出
力されない。従って、診断用のマイクロ命令を実行した
としてもレジスタｂの内容が変更することはない。従っ
て、診断用マイクロ命令の実行後も中断したシーケンス
を復帰・Ｍ続することができる。
このようにして、マイクロ命令シーケンスの実行を途中
で停止して当該レジスタへの田込を他への影響なく行な
い、再びマイクロ命令再開要求により診断を継続して実
施できるようになる。
で停止して当該レジスタへの田込を他への影響なく行な
い、再びマイクロ命令再開要求により診断を継続して実
施できるようになる。
なお第１図においては例としてレジスタＦに田込みを許
容するＯＲ回路１６３を設けたが、診断の必要性に応じ
適宜の、あるいはすべてのレジスタに同様のゲート回路
を設ける（レジスタの選択はデコーダ１０４の出力信号
ｄ１・・・ｄで行う）ことが容易に可能である点が本発
明の特徴である。
容するＯＲ回路１６３を設けたが、診断の必要性に応じ
適宜の、あるいはすべてのレジスタに同様のゲート回路
を設ける（レジスタの選択はデコーダ１０４の出力信号
ｄ１・・・ｄで行う）ことが容易に可能である点が本発
明の特徴である。
尚、レジスタＡ、Ｂ、Ｆへのデータバスは第１図で省略
されているが、周知のとおり、マイクロ命令デコーダ１
０４からのマイクロ命令をデコードした信号により、各
レジスタへのデータバスが選択される。この選択された
バスを経由して、５ＶＰ１００から５Ｖ１１０１を介し
て渡されたデータがレジスタＦに書き込まれる。
されているが、周知のとおり、マイクロ命令デコーダ１
０４からのマイクロ命令をデコードした信号により、各
レジスタへのデータバスが選択される。この選択された
バスを経由して、５ＶＰ１００から５Ｖ１１０１を介し
て渡されたデータがレジスタＦに書き込まれる。
以上説明したように、本発明が適用された情報処理装置
においては、マイクロ命令のシーケンス実行による診断
を行ないながら、その中途の任意の時点で他の被診断部
の曲の状態を変更することなく、被診断回路内の特定の
レジスタの書替えが実施できるようになり、かつ最小の
ハードウェアの追加だけで上記機能が実現されるため、
ハードウェアの複雑化の問題も引き起こさずに済む。
においては、マイクロ命令のシーケンス実行による診断
を行ないながら、その中途の任意の時点で他の被診断部
の曲の状態を変更することなく、被診断回路内の特定の
レジスタの書替えが実施できるようになり、かつ最小の
ハードウェアの追加だけで上記機能が実現されるため、
ハードウェアの複雑化の問題も引き起こさずに済む。
第１図は本発明が適用された一実施例の情報処理装置の
適用部位の概略ブロック図、第２図は同実施例の適用部
周辺の動作環境を示す概略ブロック図である。 １００・・・サービスプロセッサ（ＳＶＰ） 、１０１
・・・ＳＶＰインター７エー１’ス（ＳＶＩ）、１０２
・・・マイクロ命令実行制御信号フリップ７０ツブ（Ｆ
ＳＴＯＰ）、１０３”・りＯツク発生回路、１０４・・
・マイクロ命令デコーダ、１０５・・・マイクロ命令実
行制御回路、１１１，１２１，１６１・・・レジスタＡ
、Ｂ、Ｆ、１２１，１３１，１６１・・・ＡＮＤ回路、
１６３・・・ＯＲ回路、２０２・・・制御記憶部、２０
３・・・選択回路、２０４・・・マイクロ命令レジスタ
、２０５・・・被診断回路、ａ・・・書込許容信号、ｂ
・・・停止・再発要求信号、Ｃ・・・タイミングクロッ
ク、ｄｉ、ｄ・・・レジスタ選択信号、ｅ・・・書込イ
ネーブル信号、ｒ・・・実行中断信号、ｃ＋１．ｏ２．
ｇ・・・レジスタ書込信号
適用部位の概略ブロック図、第２図は同実施例の適用部
周辺の動作環境を示す概略ブロック図である。 １００・・・サービスプロセッサ（ＳＶＰ） 、１０１
・・・ＳＶＰインター７エー１’ス（ＳＶＩ）、１０２
・・・マイクロ命令実行制御信号フリップ７０ツブ（Ｆ
ＳＴＯＰ）、１０３”・りＯツク発生回路、１０４・・
・マイクロ命令デコーダ、１０５・・・マイクロ命令実
行制御回路、１１１，１２１，１６１・・・レジスタＡ
、Ｂ、Ｆ、１２１，１３１，１６１・・・ＡＮＤ回路、
１６３・・・ＯＲ回路、２０２・・・制御記憶部、２０
３・・・選択回路、２０４・・・マイクロ命令レジスタ
、２０５・・・被診断回路、ａ・・・書込許容信号、ｂ
・・・停止・再発要求信号、Ｃ・・・タイミングクロッ
ク、ｄｉ、ｄ・・・レジスタ選択信号、ｅ・・・書込イ
ネーブル信号、ｒ・・・実行中断信号、ｃ＋１．ｏ２．
ｇ・・・レジスタ書込信号
Claims (1)
- （１）複数の内部レジスタを有する保守対象装置の保守
診断を行うサービスプロセッサからの要求に従い、対象
装置の実行を停止するとともに、各レジスタのアクセス
を禁止する信号を出力する手段と、前記サービスプロセ
ッサから発せられた特定のレジスタをアクセスするため
の命令に従い、特定のレジスタにのみアクセスを許可す
る信号を出力する手段とを具備し、前記命令の実行時に
、前記特定のレジスタ以外のレジスタの内容を変更させ
ないことを特徴とした情報処理装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62076486A JPS63244237A (ja) | 1987-03-31 | 1987-03-31 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62076486A JPS63244237A (ja) | 1987-03-31 | 1987-03-31 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63244237A true JPS63244237A (ja) | 1988-10-11 |
Family
ID=13606541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62076486A Pending JPS63244237A (ja) | 1987-03-31 | 1987-03-31 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63244237A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998041915A1 (en) * | 1997-03-19 | 1998-09-24 | Hitachi, Ltd. | Disk array subsystem |
-
1987
- 1987-03-31 JP JP62076486A patent/JPS63244237A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998041915A1 (en) * | 1997-03-19 | 1998-09-24 | Hitachi, Ltd. | Disk array subsystem |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0430053B2 (ja) | ||
| JPH06139097A (ja) | インサーキットエミュレータ | |
| GB1097449A (en) | A digital electronic computer system | |
| US5497459A (en) | System for testing instruction queue circuit and central processing unit having the system | |
| KR880001418B1 (ko) | 데이터 처리장치 | |
| JPH04359323A (ja) | マイクロコンピュータ | |
| JPS63245523A (ja) | マイクロプログラム処理装置 | |
| JPS615348A (ja) | 情報処理装置 | |
| JPS63173130A (ja) | 計算機の命令セツトを拡張するための装置 | |
| JP2520158B2 (ja) | ディジタルシグナルプロセッサのデバッグ方式 | |
| JPS6126091B2 (ja) | ||
| JP2555912B2 (ja) | マイクロプロセッサ | |
| JPH0738156B2 (ja) | マイクロ命令制御装置 | |
| JPS63279351A (ja) | Ｄｍａ転送制御装置 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPS6182253A (ja) | メモリ−バンク切換方式 | |
| JPH0239812B2 (ja) | ||
| JPS6349842A (ja) | デ−タ処理装置 | |
| JPH01284943A (ja) | 情報処理装置 | |
| JPS63311447A (ja) | デバック用マイクロプロセッサ | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPS58223851A (ja) | デ−タ処理装置 | |
| JPS6218933B2 (ja) | ||
| JPS5930146A (ja) | マイクロプログラムデバツグ装置 | |
| JPH03137753A (ja) | アクセス制御装置 |