JPS6324475A - フレ−ムメモリ制御方式 - Google Patents
フレ−ムメモリ制御方式Info
- Publication number
- JPS6324475A JPS6324475A JP16850286A JP16850286A JPS6324475A JP S6324475 A JPS6324475 A JP S6324475A JP 16850286 A JP16850286 A JP 16850286A JP 16850286 A JP16850286 A JP 16850286A JP S6324475 A JPS6324475 A JP S6324475A
- Authority
- JP
- Japan
- Prior art keywords
- frame memory
- dda
- data
- straight line
- digital differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
少なくとも、描画プロセッサと、ディジタル微分解析器
（ＤＤＡ）による直線描画機構を備えたグラフインクデ
ィスプレイのフレームメモリ制御回路において、上記濯
画プロセッサの介入なしに、ディジタル微分解析器（Ｄ
ＤＡ）からの描画情報を処理して、フレームメモリに書
き込むＤＤＡ処理制御部を設けることにより、該描画プ
ロセッサが指示した直線描画を自動的に行うようにした
ものである。
（ＤＤＡ）による直線描画機構を備えたグラフインクデ
ィスプレイのフレームメモリ制御回路において、上記濯
画プロセッサの介入なしに、ディジタル微分解析器（Ｄ
ＤＡ）からの描画情報を処理して、フレームメモリに書
き込むＤＤＡ処理制御部を設けることにより、該描画プ
ロセッサが指示した直線描画を自動的に行うようにした
ものである。
本発明は、少なくとも、描画プロセッサと。
ディジタル微分解析器（ＤＤＡ）による直線描画機構を
備えたグラフィックディスプレイのフレームメモリ制御
回路におけるフレームメモリ制御方式に関する。
備えたグラフィックディスプレイのフレームメモリ制御
回路におけるフレームメモリ制御方式に関する。
最近の計算機システムの高速化に伴い、計算機支援自動
設計（ＣＡＤ） システム、計算機支援自動製造（ＣＡ
Ｍ）システムが実用化されるようになってきた。
設計（ＣＡＤ） システム、計算機支援自動製造（ＣＡ
Ｍ）システムが実用化されるようになってきた。
この場合、該計算機支援自動設計（ＣＡＤ）等において
、設計者の指示した図形を描画するのに時間がかかると
、設計者の思考を休止させることになり、結果として設
計能率を低下させる問題がある。
、設計者の指示した図形を描画するのに時間がかかると
、設計者の思考を休止させることになり、結果として設
計能率を低下させる問題がある。
このような事情から、計算機支援自動設計（ＣＡＤ）シ
ステム、計算機支援自動製造（ＣＡＭ） システム等の
分野、例えば、富集積化（ＬＳＩ）回路１プリント板等
における配線パタンの設計等において、ディジタル微分
解析器（ＤＤＡ）を用いて、多数の直線描画情報を発生
させ、フレームメモリに書き込み、グラフィックディス
プレイに表示する場合の描画処理を高速に実行すること
が必要とされるようになってきた。
ステム、計算機支援自動製造（ＣＡＭ） システム等の
分野、例えば、富集積化（ＬＳＩ）回路１プリント板等
における配線パタンの設計等において、ディジタル微分
解析器（ＤＤＡ）を用いて、多数の直線描画情報を発生
させ、フレームメモリに書き込み、グラフィックディス
プレイに表示する場合の描画処理を高速に実行すること
が必要とされるようになってきた。
第２図は、従来のフレームメモリ制御方式を説明する図
である。
である。
先ず、描画プロセッサ１から描画したいデータをフレヘ
ムメモリ制御回路のデータレジスタ０（５０）に転送し
て、アクセス制御部３にコマンドを送出し、上記描画デ
ータを演算部６を通してフレームメモリ７に書き込みを
行ったり、既にフレームメモリ７に書き込まれているデ
ータの一部を、該フレームメモリ７から読み出し、デー
タレジスタ１ （５１）にセットして、データレジスタ
０ （５０）のデータと、演算部６で演算した結果を、
該フレームメモリ７に書き込んだりする。
ムメモリ制御回路のデータレジスタ０（５０）に転送し
て、アクセス制御部３にコマンドを送出し、上記描画デ
ータを演算部６を通してフレームメモリ７に書き込みを
行ったり、既にフレームメモリ７に書き込まれているデ
ータの一部を、該フレームメモリ７から読み出し、デー
タレジスタ１ （５１）にセットして、データレジスタ
０ （５０）のデータと、演算部６で演算した結果を、
該フレームメモリ７に書き込んだりする。
又、該フレームメモリ７に書き込まれている描画データ
を、ディスプレイ９に表示させる場合には、該表示デー
タをデータレジスタ１ （５１）に読み出し、ビデオイ
ンタフェース部８で、ビデオ信号に変換して、該ディス
プレイ９に表示させる。
を、ディスプレイ９に表示させる場合には、該表示デー
タをデータレジスタ１ （５１）に読み出し、ビデオイ
ンタフェース部８で、ビデオ信号に変換して、該ディス
プレイ９に表示させる。
ディジタル微分解析器（ＤＤＡ） ２を用いて、直線を
描画する場合には、描画プロセッサ１がら、該直線の始
端アドレスをアドレス制御部４に設定すると共に、ディ
ジタル微分解析器（ＤＤＡ）２に該直線の始端アドレス
／終端アドレスを送出して起動をかける。
描画する場合には、描画プロセッサ１がら、該直線の始
端アドレスをアドレス制御部４に設定すると共に、ディ
ジタル微分解析器（ＤＤＡ）２に該直線の始端アドレス
／終端アドレスを送出して起動をかける。
その結果、該ディジタル微分解析器（ＤＤＡ） ２から
描画する直線に応じたアドレスカウント情報が、上記ア
ドレス制御部４に送出される。
描画する直線に応じたアドレスカウント情報が、上記ア
ドレス制御部４に送出される。
アドレス制御部４においては、該アドレスカウント情報
に基づいて、該直線のアドレスをカウント、生成して、
該アドレスの示す直線上のドツト座標からドツトデータ
を作成し、データレジスタ０ （５０）に順番にドツト
データを描画していく。
に基づいて、該直線のアドレスをカウント、生成して、
該アドレスの示す直線上のドツト座標からドツトデータ
を作成し、データレジスタ０ （５０）に順番にドツト
データを描画していく。
そして、１語分の直線の描画が完了すると、アドレス制
御部４からディジタル微分解析器（ＤＤＡ）２に対して
、ワード描画完了信号が送出されることにより、該ディ
ジタル微分解析器（ＤＤＡ）２は該直線描画を休止して
、描画プロセッサ１に制御を移す。
御部４からディジタル微分解析器（ＤＤＡ）２に対して
、ワード描画完了信号が送出されることにより、該ディ
ジタル微分解析器（ＤＤＡ）２は該直線描画を休止して
、描画プロセッサ１に制御を移す。
描画プロセッサ１はデータレジスタ０（５０）に描画さ
れている、例えば、１語分の直線データをフレー、ムメ
モリ７に書き込んだり、既に該フレームメモリ７に書き
込まれている描画データを読み出し、データレジスタ１
（５１）にセットして、演算部６で演算した後、該演
算結果をフレームメモリ ７に書き込んだりして処理を
行った後、再び、ディジタル微分解析器（ＤＤＡ） ２
に残りの直線の描画を指示し、以後、上記と同し直線溝
画処理が、！＋’Ｍ両プロセッサ１が指示した直線の描
画が完了する迄繰り返され、該描画された直線の描画デ
ータがフレームメモリ７に書き込まれ、ディスプレイ
９に表示される。
れている、例えば、１語分の直線データをフレー、ムメ
モリ７に書き込んだり、既に該フレームメモリ７に書き
込まれている描画データを読み出し、データレジスタ１
（５１）にセットして、演算部６で演算した後、該演
算結果をフレームメモリ ７に書き込んだりして処理を
行った後、再び、ディジタル微分解析器（ＤＤＡ） ２
に残りの直線の描画を指示し、以後、上記と同し直線溝
画処理が、！＋’Ｍ両プロセッサ１が指示した直線の描
画が完了する迄繰り返され、該描画された直線の描画デ
ータがフレームメモリ７に書き込まれ、ディスプレイ
９に表示される。
尚、演算部６に対しては、予め、どういう演算を行うか
が、描画プロセッサから指定されている。
が、描画プロセッサから指定されている。
又、上記の例では、データレジスタ０（５０）に描画さ
れた１語の直線データをフレームメモリ ７に書き込む
、所謂ラスクアクセスの例で説明したが、該データレジ
スタ０ （５０）に、例えば、４ビット×４語のブロッ
クデータを生成して、フレームメモリ７に書き込むブロ
ックアクセスの場合も、同じ処理になることは云う迄も
ないことである。
れた１語の直線データをフレームメモリ ７に書き込む
、所謂ラスクアクセスの例で説明したが、該データレジ
スタ０ （５０）に、例えば、４ビット×４語のブロッ
クデータを生成して、フレームメモリ７に書き込むブロ
ックアクセスの場合も、同じ処理になることは云う迄も
ないことである。
従って、従来のフレームメモリ制御回路で、描画プロセ
ッサ１からの指示に基づいて、ディジタル微分解析器（
ＤＤＡ） ２が描画した直線描画データをフレームメモ
リ７に書き込む場合、例えば、１語分の描画データにつ
いて、フレームメモリ７に書き込む処理が完了する毎に
、新たに、描画プロセッサ１から、残りの直線を描画さ
せる為の描画を指示する命令をディジタル微分解析器（
ＤＤＡ） ２に送出する必要があり、フレームメモリ７
に対する高速アクセスに対して、描画プロセッサ１にお
ける命令の再発行に時間がかかる為、高速の直線描画が
できないと云う問題があった。
ッサ１からの指示に基づいて、ディジタル微分解析器（
ＤＤＡ） ２が描画した直線描画データをフレームメモ
リ７に書き込む場合、例えば、１語分の描画データにつ
いて、フレームメモリ７に書き込む処理が完了する毎に
、新たに、描画プロセッサ１から、残りの直線を描画さ
せる為の描画を指示する命令をディジタル微分解析器（
ＤＤＡ） ２に送出する必要があり、フレームメモリ７
に対する高速アクセスに対して、描画プロセッサ１にお
ける命令の再発行に時間がかかる為、高速の直線描画が
できないと云う問題があった。
本発明は上記従来の欠点に漏み、フレームメモリの高速
のアクセスタイムを有効に生かした直線描画を行う方法
を提供することを目的とするものである。
のアクセスタイムを有効に生かした直線描画を行う方法
を提供することを目的とするものである。
第１図は、本発明のフレームメモリ制御方式の構成例を
示した図である。
示した図である。
本発明においては、
（１）少な（とも、描画プロセッサ１と、ディジタル微
分解析器（ＤＤＡ）２による直線描画機構を備えた、グ
ラフィックディスプレイのフレームメモリ制御面路にお
いて、 直線描画におけるドツトアドレスを、上記ディジタル微
分解析器（ＤＤＡ） ２からのアドレスカウント情報を
制御して生成し、該ドツトアドレスに基づいて、データ
レジスタ０ （５０）上に、１ドツト宛描画し、１語、
又は１ブロック分の描画が完了する毎に、予め、上記描
画プロセッサから指定しておいた処理を自動で行うＤＤ
Ａ処理制御部１０を設け、 該ＤＤＡ処理制御部１０によって、上記データレジスタ
０（５０）の描画データを処理して、フレームメモリ７
に書き込むように構成する。
分解析器（ＤＤＡ）２による直線描画機構を備えた、グ
ラフィックディスプレイのフレームメモリ制御面路にお
いて、 直線描画におけるドツトアドレスを、上記ディジタル微
分解析器（ＤＤＡ） ２からのアドレスカウント情報を
制御して生成し、該ドツトアドレスに基づいて、データ
レジスタ０ （５０）上に、１ドツト宛描画し、１語、
又は１ブロック分の描画が完了する毎に、予め、上記描
画プロセッサから指定しておいた処理を自動で行うＤＤ
Ａ処理制御部１０を設け、 該ＤＤＡ処理制御部１０によって、上記データレジスタ
０（５０）の描画データを処理して、フレームメモリ７
に書き込むように構成する。
（２）上記データレジスタ０（５０）の描画データを処
理して、フレームメモリ７に書き込む際に、上記データ
レジスタ０（５０）に、１語、又は１ブロック分の描画
が完了する毎に、上記ディジタル微分解析器（ＤＤＡ）
２に対して、該ディジタル微分解析器（ＤＤＡ） （
２）における直線描画動作を休止させる信号を送出し、 該１語、又は１ブロック分の描画データをフレームメモ
リに書き込む処理が完了してから、上記休止信号の送出
を抑止して、次の直線描画を開始させるように構成する
。
理して、フレームメモリ７に書き込む際に、上記データ
レジスタ０（５０）に、１語、又は１ブロック分の描画
が完了する毎に、上記ディジタル微分解析器（ＤＤＡ）
２に対して、該ディジタル微分解析器（ＤＤＡ） （
２）における直線描画動作を休止させる信号を送出し、 該１語、又は１ブロック分の描画データをフレームメモ
リに書き込む処理が完了してから、上記休止信号の送出
を抑止して、次の直線描画を開始させるように構成する
。
即ち、本発明によれば、少なくとも、描画プロセッサと
、ディジタル微分解析器（ＤＤＡ）による直線描画機構
を備えたグラフィックディスプレイのフレームメモリ制
御回路において、上記描画プロセッサの介入なしに、デ
ィジタル微分解析器（ＤＤＡ）からの描画情報を処理し
て、フレームメモリに書き込むＤＤＡ処理制御部を設け
ることにより、該描画プロセッサが指示した直線描画を
自動的に行うようにしたものであるので、ディジタル微
分解析器（ＤＤＡ）が、例えば、１語分描画する毎に、
描画プロセッサがフレームメモリへの書き込み処理を実
行する必要がなくなり、描画速度の向上。
、ディジタル微分解析器（ＤＤＡ）による直線描画機構
を備えたグラフィックディスプレイのフレームメモリ制
御回路において、上記描画プロセッサの介入なしに、デ
ィジタル微分解析器（ＤＤＡ）からの描画情報を処理し
て、フレームメモリに書き込むＤＤＡ処理制御部を設け
ることにより、該描画プロセッサが指示した直線描画を
自動的に行うようにしたものであるので、ディジタル微
分解析器（ＤＤＡ）が、例えば、１語分描画する毎に、
描画プロセッサがフレームメモリへの書き込み処理を実
行する必要がなくなり、描画速度の向上。
及び描画プロセッサでのプログラムステップの削減が可
能になる効果がある。
能になる効果がある。
以下本発明の実施例を図面によって詳述する。
前述の第１図が、本発明のフレームメモリ制御方式の構
成例を示した図であり、本図のＤＤＡ処理制扉部１０．
及び関連制御機構が本発明を実施するのに必要な手段で
ある。尚、全図を通して同じ符号は同じ対象物を示して
いる。
成例を示した図であり、本図のＤＤＡ処理制扉部１０．
及び関連制御機構が本発明を実施するのに必要な手段で
ある。尚、全図を通して同じ符号は同じ対象物を示して
いる。
先ず、描画プロセッサ１から、描画したいデータを、フ
レームメモリ制御回路のデータレジスタ０ （５０）に
転送すると共に、アクセス制御部３にコマンドを送出し
、上記データレジスタ０ （５０）にセットされた描画
データを演算部６を通して、フレームメモリ７に書き込
みを行ったり、又、前以て書き込まれているデータをフ
レームメモリ７からデータレジスタ１ （５１）に読み
出し、上記データレジスタ０ （５０）のデータと特定
の演算を行って、その演算結果をフレームメモリ７に書
き込んだりする。
レームメモリ制御回路のデータレジスタ０ （５０）に
転送すると共に、アクセス制御部３にコマンドを送出し
、上記データレジスタ０ （５０）にセットされた描画
データを演算部６を通して、フレームメモリ７に書き込
みを行ったり、又、前以て書き込まれているデータをフ
レームメモリ７からデータレジスタ１ （５１）に読み
出し、上記データレジスタ０ （５０）のデータと特定
の演算を行って、その演算結果をフレームメモリ７に書
き込んだりする。
又、フレームメモリのデータをディスプレイ９に表示さ
せる場合には、該表示データをフレームメモリ７からデ
ータレジスタ１ （５１）に読み出し、ビデオインタフ
ェース部８でビデオ信号に変換して、該ディスプレイ９
に表示する。
せる場合には、該表示データをフレームメモリ７からデ
ータレジスタ１ （５１）に読み出し、ビデオインタフ
ェース部８でビデオ信号に変換して、該ディスプレイ９
に表示する。
ディジタル微分解析器（ＤＤＡ） ２を用いて、直線を
描画する場合、本発明においては、描画プロセッサ１が
、ＤＤＡ処理制御部１０にＤＤＡ描画データの処理の指
示を設定し、アドレス制御部４に、該直線の始端アドレ
スを設定すると共に、演算部６に演算の指定を行い、デ
ィジタル微分解析器（ＤＤＡ） ２に対して、描画した
い直線の始端アドレス／終端アドレスを送出し、起動を
かける。
描画する場合、本発明においては、描画プロセッサ１が
、ＤＤＡ処理制御部１０にＤＤＡ描画データの処理の指
示を設定し、アドレス制御部４に、該直線の始端アドレ
スを設定すると共に、演算部６に演算の指定を行い、デ
ィジタル微分解析器（ＤＤＡ） ２に対して、描画した
い直線の始端アドレス／終端アドレスを送出し、起動を
かける。
起動されたディジタル微分解析器（ＤＤＡ） ２からは
、該描画する直線に応じたアドレスカウント情報（Ｘ方
向に、±ｎｎドツト方向に、±ｍドツトの演算する情報
）が、アドレス制御部４に送出される。
、該描画する直線に応じたアドレスカウント情報（Ｘ方
向に、±ｎｎドツト方向に、±ｍドツトの演算する情報
）が、アドレス制御部４に送出される。
アドレス制御部４においては、上記アドレスカウント情
報に基づいて、直線のアドレスを作成し、該アドレスの
示す直線上のドツト座標からドツトデータをデータレジ
スタ０（５０）に順次描画し、例えば、１語分の直線の
描画が完了すると、該アドレス制御部４からワード描画
完了信号が、本発明のＤＤＡ処理制御部１０に送出され
る。
報に基づいて、直線のアドレスを作成し、該アドレスの
示す直線上のドツト座標からドツトデータをデータレジ
スタ０（５０）に順次描画し、例えば、１語分の直線の
描画が完了すると、該アドレス制御部４からワード描画
完了信号が、本発明のＤＤＡ処理制御部１０に送出され
る。
ＤＤＡ処理制御部１０は、例えば、ＤＤＡ休止信号をデ
ィジタル微分解析器（ＤＤＡ） ２に送出し、描画動作
を一時休止させ、予め設定された処理手順に従って、ア
クセス制御部３を操作し、データレジスタ０（５０）に
描画された１語分の直線データを、フレームメモリ７に
書き込んだり、前以て書き込まれている描画データをデ
ータレジスタ１ （５１）に読み出して、データレジス
タ０ （５０）に描画されたデータと、上記指定された
特定の演算を演算部６で実行し、該演算結果をフレーム
メモリ７に書き込んだりする処理を実行させ、該処理が
完了すると、上記ＤＤＡ休止信号を落として、再びディ
ジタル微分解析器（ＤＤＡ） ２に残りの直線の描画を
行わせる。
ィジタル微分解析器（ＤＤＡ） ２に送出し、描画動作
を一時休止させ、予め設定された処理手順に従って、ア
クセス制御部３を操作し、データレジスタ０（５０）に
描画された１語分の直線データを、フレームメモリ７に
書き込んだり、前以て書き込まれている描画データをデ
ータレジスタ１ （５１）に読み出して、データレジス
タ０ （５０）に描画されたデータと、上記指定された
特定の演算を演算部６で実行し、該演算結果をフレーム
メモリ７に書き込んだりする処理を実行させ、該処理が
完了すると、上記ＤＤＡ休止信号を落として、再びディ
ジタル微分解析器（ＤＤＡ） ２に残りの直線の描画を
行わせる。
このようにして、描画プロセッサ１が指示した直線の最
後上、該ディジタル微分解析器（ＤＤＡ） ２が描画を
行うと、終了信号を描画プロセッサ１に送出することに
より、一連の描画処理の終了を、当該描画プロセッサ１
が認識することになるが、例えば、前述のブロックアク
セスの場合には、最後のブロックに描画されたデータは
、上記ワード完了信号がでないで終了する場合がある。
後上、該ディジタル微分解析器（ＤＤＡ） ２が描画を
行うと、終了信号を描画プロセッサ１に送出することに
より、一連の描画処理の終了を、当該描画プロセッサ１
が認識することになるが、例えば、前述のブロックアク
セスの場合には、最後のブロックに描画されたデータは
、上記ワード完了信号がでないで終了する場合がある。
具体的には、該ブロックの最後の語迄描画されないで終
了した場合である。
了した場合である。
この場合には、ディジタル微分解析器（ＤＤＡ） ２が
描画を終了した後に、描画プロセッサ１が、描画を指示
した直線の終端アドレスから、未処理のデータが、上記
データレジスタ０ （５０）に残っていることを判読（
具体的には、上記終端アドレスが、アドレス制御部４が
示すブロックアクセス領域の途中であると判読）した場
合には、従来方式と同じようにして、描画プロセッサ１
が、該データレジスタ０（５０）の内容をフレームメモ
リ７に書き込む処理を行うように動作する。
描画を終了した後に、描画プロセッサ１が、描画を指示
した直線の終端アドレスから、未処理のデータが、上記
データレジスタ０ （５０）に残っていることを判読（
具体的には、上記終端アドレスが、アドレス制御部４が
示すブロックアクセス領域の途中であると判読）した場
合には、従来方式と同じようにして、描画プロセッサ１
が、該データレジスタ０（５０）の内容をフレームメモ
リ７に書き込む処理を行うように動作する。
上記実施例においては、ディジタル微分解析器（ＤＤＡ
） ２からのアドレスカウント情報に基づいて、アドレ
ス制御部４が１語分の直線描画データを作成を完了し、
ワード描画完了信号をＤＤＡ処理制御部１０に送出した
とき、ＤＤＡ処理制御部扉部においては、デンジタル微
分解析器（ＤＤＡ） ２に、描画処理を一時休止される
ＤＤＡ休止信号を送出する例で説明したが、例えば、デ
ィジタル微分解析器（ＤＤＡ） ２での、次のアドレス
カウント情報を送出する迄の直線描画の速度が、アドレ
ス制御部４でのドツトデータの生成と、ワード描画完了
信号によってＤＤＡ処理制御部１０がアクセス制御部３
を操作して、データレジスタ０ （５０）に描画された
データをフレームメモリ７に書き込む迄の処理速度より
遅い場合には、上記ＤＤＡ休止信号か必ずしも必要でな
いことは明らかである。
） ２からのアドレスカウント情報に基づいて、アドレ
ス制御部４が１語分の直線描画データを作成を完了し、
ワード描画完了信号をＤＤＡ処理制御部１０に送出した
とき、ＤＤＡ処理制御部扉部においては、デンジタル微
分解析器（ＤＤＡ） ２に、描画処理を一時休止される
ＤＤＡ休止信号を送出する例で説明したが、例えば、デ
ィジタル微分解析器（ＤＤＡ） ２での、次のアドレス
カウント情報を送出する迄の直線描画の速度が、アドレ
ス制御部４でのドツトデータの生成と、ワード描画完了
信号によってＤＤＡ処理制御部１０がアクセス制御部３
を操作して、データレジスタ０ （５０）に描画された
データをフレームメモリ７に書き込む迄の処理速度より
遅い場合には、上記ＤＤＡ休止信号か必ずしも必要でな
いことは明らかである。
このように、本発明は、ディジタル微分解析器（ＤＤＡ
）が生成した直線描画データ （アドレスカウント情報
）に基づいて、アドレス制御部が該直線のドツトデータ
を作成して、データレジスタ０に描画したデータを、ア
クセス制御部がフレームメモリに占き込むのに、描画プ
ロセッサから、最初ＤＤＡ描画データを処理する指示を
、ＤＤＡ処理制御部が受けると、以後該描画プロセッサ
の介入を受けることなく、該ＤＤＡ処理制御部が自動的
に、上記アクセス制御部を操作して、上記アドレス制御
部が生成した直線のドツトデータを、フレームメモリに
書き込むようにした所に特徴がある。
）が生成した直線描画データ （アドレスカウント情報
）に基づいて、アドレス制御部が該直線のドツトデータ
を作成して、データレジスタ０に描画したデータを、ア
クセス制御部がフレームメモリに占き込むのに、描画プ
ロセッサから、最初ＤＤＡ描画データを処理する指示を
、ＤＤＡ処理制御部が受けると、以後該描画プロセッサ
の介入を受けることなく、該ＤＤＡ処理制御部が自動的
に、上記アクセス制御部を操作して、上記アドレス制御
部が生成した直線のドツトデータを、フレームメモリに
書き込むようにした所に特徴がある。
以上、詳細に説明したように、本発明のフレームメモリ
制御方式は、少なくとも、描画プロセッサと、ディジタ
ル微分解析器（ＤＤＡ＞による直線描画機構を備えたグ
ラフィックディスプレイのフレームメモリ制御回路にお
いて、上記描画プロセッサの介入なしに、ディジタル微
分解析器（ＤＤＡ）からの描画情報を処理して、フレー
ムメモリに書き込むＤＤＡ処理制御部を設けることによ
り、該描画プロセッサが指示した直線描画を自動的に行
うようにしたものであるので、ディジタル微分解析器（
ＤＤＡ）が、例えば、１語分措画する毎に、描画プロセ
ッサがフレームメモリへの書き込み処理を実行する必要
がな（なり、描画速度の向上、及び描画プロセッサでの
プログラムステップの削減が可能になる効果がある。
制御方式は、少なくとも、描画プロセッサと、ディジタ
ル微分解析器（ＤＤＡ＞による直線描画機構を備えたグ
ラフィックディスプレイのフレームメモリ制御回路にお
いて、上記描画プロセッサの介入なしに、ディジタル微
分解析器（ＤＤＡ）からの描画情報を処理して、フレー
ムメモリに書き込むＤＤＡ処理制御部を設けることによ
り、該描画プロセッサが指示した直線描画を自動的に行
うようにしたものであるので、ディジタル微分解析器（
ＤＤＡ）が、例えば、１語分措画する毎に、描画プロセ
ッサがフレームメモリへの書き込み処理を実行する必要
がな（なり、描画速度の向上、及び描画プロセッサでの
プログラムステップの削減が可能になる効果がある。
Claims (2)
- （１）少なくとも、描画プロセッサ（１）と、ディジタ
ル微分解析器（ＤＤＡ）（２）による直線描画機構を備
えた、グラフィックディスプレイのフレームメモリ制御
回路において、 直線描画におけるドットアドレスを、上記ディジタル微
分解析器（ＤＤＡ）（２）からのアドレスカウント情報
を制御して生成し、該ドットアドレスに基づいて、デー
タレジスタ０（５０）上に、１ドット宛描画し、１語、
又は１ブロック分の描画が完了する毎に、予め、上記描
画プロセッサから指定しておいた処理を自動で行うＤＤ
Ａ処理制御部（１０）を設け、 該ＤＤＡ処理制御部（１０）によって、上記データレジ
スタ０（５０）の描画データを処理して、フレームメモ
リ（７）に書き込むことを特徴とするフレームメモリ制
御方式。 - （２）上記データレジスタ０（５０）の描画データを処
理して、フレームメモリ（７）に書き込む際に、上記デ
ータレジスタ０（５０）に、１語、又は１ブロック分の
描画が完了する毎に、上記ディジタル微分解析器（ＤＤ
Ａ）（２）に対して、該ディジタル微分解析器（ＤＤＡ
）（２）における直線描画動作を休止させる信号を送出
し、 該１語、又は１ブロック分の描画データをフレームメモ
リに書き込む処理が完了してから、上記休止信号の送出
を抑止して、次の直線描画を開始させるように制御する
ことを特徴とする特許請求の範囲第１項に記載のフレー
ムメモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16850286A JPS6324475A (ja) | 1986-07-17 | 1986-07-17 | フレ−ムメモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16850286A JPS6324475A (ja) | 1986-07-17 | 1986-07-17 | フレ−ムメモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6324475A true JPS6324475A (ja) | 1988-02-01 |
Family
ID=15869258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16850286A Pending JPS6324475A (ja) | 1986-07-17 | 1986-07-17 | フレ−ムメモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6324475A (ja) |
-
1986
- 1986-07-17 JP JP16850286A patent/JPS6324475A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0220323A1 (en) | Image processor | |
| US4885699A (en) | Data processing apparatus for editing, filing, and printing image data by means of visual observation of the data on a display screen | |
| KR910000202B1 (ko) | 화상 처리장치 | |
| JPH04291684A (ja) | 太線描画装置 | |
| JPS6324475A (ja) | フレ−ムメモリ制御方式 | |
| JP2985275B2 (ja) | アウトラインフォントの文字発生方式 | |
| JPS60262243A (ja) | 高速演算装置 | |
| JP2605609B2 (ja) | ドット表示処理装置 | |
| JP2727667B2 (ja) | 描画装置 | |
| JPS6213690B2 (ja) | ||
| JPH05341751A (ja) | 高速画像描画装置 | |
| JPS6165292A (ja) | グラフイツク表示装置 | |
| JPH0659664A (ja) | キャッシュイメージを用いたパターン描画処理方式 | |
| JPS6157636B2 (ja) | ||
| JPS61176972A (ja) | 画像表示装置 | |
| JPS6338984A (ja) | 図形編集装置 | |
| CN1011092B (zh) | 能分离出部分图象的图形显示系统 | |
| JPS6183585A (ja) | 表示装置 | |
| JPH06103154A (ja) | 共有メモリ制御装置 | |
| JPS63243990A (ja) | 文字転送方式 | |
| JPS592074A (ja) | 画像メモリへの文字書込み方式 | |
| JPS6368985A (ja) | 面ぬり方式 | |
| JPH0528397B2 (ja) | ||
| JPS63280387A (ja) | 繰返しパタ−ン表示方式 | |
| JPS6145366A (ja) | 画像回転変換装置 |