JPS63244853A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS63244853A
JPS63244853A JP62080201A JP8020187A JPS63244853A JP S63244853 A JPS63244853 A JP S63244853A JP 62080201 A JP62080201 A JP 62080201A JP 8020187 A JP8020187 A JP 8020187A JP S63244853 A JPS63244853 A JP S63244853A
Authority
JP
Japan
Prior art keywords
pads
lsi chip
pad
electrical inspection
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62080201A
Other languages
English (en)
Inventor
Yuji Iwata
岩田　勇治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62080201A priority Critical patent/JPS63244853A/ja
Publication of JPS63244853A publication Critical patent/JPS63244853A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特に集積回路チッ
プ（以下、ＬＳＩチップという、）のパッド構造を改善
した半導体集積回路装置に関する。
〔従来の技術〕
従来、この種のＬＳＩチップにおいては、ＬＳＩチップ
表面上に形成する電源用パッド及び入出力信号用パッド
が周辺部に一列配列され、それらパッドを用いて電気検
査および端子接続を行なう構造となっていた。
第５図はかかる従来のＬＳＩチップの平面図である。
第５図に示すように、ＬＳＩチップ１の四辺にはその周
辺部に接続用パッド８が形成され、このパッド８を用い
てＬＳＩチップ１の電気検査および外部リードとの接続
を行なっている。
〔発明が解決しようとする問題点〕
上述した従来のＬＳＩチップは、要するにウェーハでの
ＬＳＩチップの電気検査用のパッドとボンディング接続
するためのパッドとを兼ねた構造が最も一般的である。
しかしながら、かかる構造のＬＳＩチップにおいては、
電気検査時における検査針の針圧による機械的ストレス
によってパッドにへこみや傷が発生してしまう問題があ
る。従って、結果的にはＬＳＩチップにおけるリード剥
れやバッド剥れが発生し易くなり、十分な接続の信頼性
が保証できないという欠点がある。
本発明の目的は、かかる接続の信頼性を向上させる半導
体集積回路装置を提供することにある。
〔問題点を解決するための手段〕
本発明は表面上の四辺の各辺にそれぞれ複数個のパッド
を設けた半導体集積回路装置において、内側に形成する
電気検査用パッドと、前記電気検査用パッドに対応して
その外側に設けた外部リード接続用パッドと、前記電気
検査用パッドおよび前記外部リード接続用パッドをそれ
ぞれ接続する電気的接続手段とを含んで構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の第一の実施例を説明するためのＬＳＩ
チップの平面図である。
第１図に示すように、かかるＬＳＩチップ１はその表面
の周辺部に周知のメッキ技術により金メッキされたポン
ディングパッド２と電気検査用パッド３及びこれらパッ
ド２，３を電気的に接続する配線４が形成されている。
第２図は第１図に示すＬＳＩチップのＡ−Ａ’線断面図
である。
第２図に示すように、かかるＬＳＩチップはシリコン等
の半導体基板５上に前述したポンディングパッド２．電
気検査用パッド３．配線４が形成され、次いで、ポリイ
ミド樹脂のような保護用樹脂６により前記両バッド２，
３及び配線４を含まない範囲を被覆して実現している。
かかる構造とすることにより、ウェーハでのＬＳＩチッ
プ１の電気検査用のパッド３と外部リードへの接続を行
なうためのパッド２とが独立しているので、前記パッド
３を用いた電気検査時の検査針の針圧によるへこみや傷
等の機械的ストレスはポンディングパッド２に影響を及
ぼさないで済む。
第３図は本発明の第二の実施例を説明するためのＬＳＩ
チップの平面図である。
第３図に示すように、かかるＬＳＩチップ１はポンディ
ングパッド２および電気検査用パッド３を形成するに先
立ち、基板上に配線層７を形成しておくものである。
第４図は第３図におけるＬＳＩチップのＢ−Ｂ′線断面
図である。
第４図に示すように、シリコン基板５上に配線７を形成
した後、両バッド２，３を形成し、その上から保護用被
覆６を形成するものである。この場合も電気検査用パッ
ド２とポンディングパッド３とを電気的に接続している
ので、前述の第一の実施例と同様の利点がある。
〔発明の効果〕
以上説明したように、本発明はＬＳＩチップの表面上の
四辺の周辺部の内側に電気検査を行なうためのパッドと
その外側に外部リードを・接続するためのパッドとを配
置しそれぞれ電気的に接続することにより、ウェーハで
の電気検査は前記内側のパッドのみで行なうことが可能
になった。従って、検査針の針圧の機械的ストレスによ
るへこみや傷が外側のパッドには全く影響を及は゛さな
いので、ＬＳＩチップにおける接続の信頼性を向上させ
ることができる効果がある。
【図面の簡単な説明】
第１図は本発明の第一の実施例を説明するためのＬＳＩ
チップの平面図、第２図は第１図におけるＬＳＩチップ
のＡ−Ａ’線断面図、第３図は本発明の第二の実施例を
説明するためのＬＳＩチップの平面図、第４図は第３図
における同様のＢ−Ｂ′線断面図、第５図は従来の一例
を説明するためのＬＳＩチップの平面図である。 １・・・ＬＳＩチップ、２・・・ポンディングパッド、
３・・・電気検査用パッド、４．７・・・配線、５・・
・シリコン基板、６・・・保護用樹脂。 八゛ ＃Ｉ凹 第２　凹 り 奉３　図 第４図

Claims (1)

    【特許請求の範囲】
  1. 表面上の四辺の各辺にそれぞれ複数パッドを設けた半導
    体集積回路装置において、内側に形成する電気検査用パ
    ッドと、前記電気検査用パッドに対応してその外側に設
    けた外部リード接続用パッドと、前記電気検査用パッド
    および前記外部リード接続用パッドをそれぞれ接続する
    電気的接続手段とを含むことを特徴とする半導体集積回
    路装置。
JP62080201A 1987-03-31 1987-03-31 半導体集積回路装置 Pending JPS63244853A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62080201A JPS63244853A (ja) 1987-03-31 1987-03-31 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62080201A JPS63244853A (ja) 1987-03-31 1987-03-31 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS63244853A true JPS63244853A (ja) 1988-10-12

Family

ID=13711773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62080201A Pending JPS63244853A (ja) 1987-03-31 1987-03-31 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS63244853A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5962926A (en) * 1997-09-30 1999-10-05 Motorola, Inc. Semiconductor device having multiple overlapping rows of bond pads with conductive interconnects and method of pad placement
US5965948A (en) * 1995-02-28 1999-10-12 Nec Corporation Semiconductor device having doubled pads
EP1150355A4 (en) * 1998-11-20 2003-09-10 Sony Computer Entertainment Inc INTEGRATED CIRCUIT CHIP, INTEGRATED CIRCUIT, PCB AND ELECTRONIC ELEMENT
JP2011249366A (ja) * 2010-05-21 2011-12-08 Panasonic Corp 半導体装置及びその製造方法
CN103229286A (zh) * 2010-11-29 2013-07-31 丰田自动车株式会社 半导体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965948A (en) * 1995-02-28 1999-10-12 Nec Corporation Semiconductor device having doubled pads
US5962926A (en) * 1997-09-30 1999-10-05 Motorola, Inc. Semiconductor device having multiple overlapping rows of bond pads with conductive interconnects and method of pad placement
EP1150355A4 (en) * 1998-11-20 2003-09-10 Sony Computer Entertainment Inc INTEGRATED CIRCUIT CHIP, INTEGRATED CIRCUIT, PCB AND ELECTRONIC ELEMENT
JP2011249366A (ja) * 2010-05-21 2011-12-08 Panasonic Corp 半導体装置及びその製造方法
US8927987B2 (en) 2010-05-21 2015-01-06 Panasonic Corporation Semiconductor device including external connection pads and test pads
CN103229286A (zh) * 2010-11-29 2013-07-31 丰田自动车株式会社 半导体装置
EP2648212A4 (en) * 2010-11-29 2014-05-07 Toyota Motor Co Ltd SEMICONDUCTOR COMPONENT

Similar Documents

Publication Publication Date Title
US5744383A (en) Integrated circuit package fabrication method
JPH07301642A (ja) 半導体ウェハをプローブする方法
JPH09139471A (ja) オンサーキット・アレイ・プロービング用の補助パッド
US5616931A (en) Semiconductor device
KR940006187Y1 (ko) 반도체장치
JPS63244853A (ja) 半導体集積回路装置
JP2001135786A (ja) 半導体装置
JPS5818949A (ja) 半導体装置
JP2536419B2 (ja) 半導体集積回路装置
JPH02184043A (ja) 半導体装置の製造方法
JPS62279648A (ja) 半導体集積回路装置
JPS62183134A (ja) 半導体装置
KR0182510B1 (ko) 탭 테이프를 적용한 칩 스케일 패키지
JP3672885B2 (ja) 半導体装置
JPS6393125A (ja) 半導体集積回路
JP2533810B2 (ja) 半導体装置
JPS59148345A (ja) Ｌｓｉチツプ測定用プロ−バ−
JP3093216B2 (ja) 半導体装置及びその検査方法
JPH05343489A (ja) 半導体装置
JPH06101500B2 (ja) 半導体集積回路装置
JP2985423B2 (ja) 半導体装置
JP3163903B2 (ja) マルチチップモジュール用基板の検査用部品
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JPS6298633A (ja) 半導体装置
JPS61290747A (ja) 電子回路装置