JPS6324656Y2 - - Google Patents
Info
- Publication number
- JPS6324656Y2 JPS6324656Y2 JP1979171484U JP17148479U JPS6324656Y2 JP S6324656 Y2 JPS6324656 Y2 JP S6324656Y2 JP 1979171484 U JP1979171484 U JP 1979171484U JP 17148479 U JP17148479 U JP 17148479U JP S6324656 Y2 JPS6324656 Y2 JP S6324656Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- vertical antenna
- emitter
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【考案の詳細な説明】
本考案はカーラジオ等のMW受信機（300KHz
〜3000KHz）に関するものである。
〜3000KHz）に関するものである。
MWカーラジオは一般に垂直アンテナを使用し
ているが、このアンテナの等価回路は第１図に示
すように信号源１に対し抵抗２，３（合成抵抗値
が80Ω程度）と容量４，５が図示の如く挿入され
た形となり、前記容量５の両端にMWカーラジオ
の入力回路が接続される。入力同調回路６は第２
図に示すようにインダクタンスコイル７とキヤパ
シタンス８よりなる共振回路で形成されるが、前
記アンテナの容量が大きいため、キヤパシタンス
の可変範囲を広くとることができない。即ち、同
調周波数は容量値をＣ、インダクタンス値をＬと
すると一般に、 で表わされるが、垂直アンテナを含めて入力同調
回路の浮遊容量をCoとすると、最大同調周波数
maxと最小同調周波数minとの比は となり垂直アンテナが接続されると、Coが増加
するためmax／minが小さくなつて受信帯域も
狭められるのである。このため従来のMW受信機
では垂直アンテナの容量を除くべく第３図の如き
回路を使用していた。
ているが、このアンテナの等価回路は第１図に示
すように信号源１に対し抵抗２，３（合成抵抗値
が80Ω程度）と容量４，５が図示の如く挿入され
た形となり、前記容量５の両端にMWカーラジオ
の入力回路が接続される。入力同調回路６は第２
図に示すようにインダクタンスコイル７とキヤパ
シタンス８よりなる共振回路で形成されるが、前
記アンテナの容量が大きいため、キヤパシタンス
の可変範囲を広くとることができない。即ち、同
調周波数は容量値をＣ、インダクタンス値をＬと
すると一般に、 で表わされるが、垂直アンテナを含めて入力同調
回路の浮遊容量をCoとすると、最大同調周波数
maxと最小同調周波数minとの比は となり垂直アンテナが接続されると、Coが増加
するためmax／minが小さくなつて受信帯域も
狭められるのである。このため従来のMW受信機
では垂直アンテナの容量を除くべく第３図の如き
回路を使用していた。
この回路は、垂直アンテナ９に結合コンデンサ
１０を介して電界効果トランジスタ１１（以下
「FET」という）のゲートを接続すると共にその
ドレインにトランス１２を介して可変容量ダイオ
ード１３とトランス１２の二次コイル１４よりな
る入力同調回路６を接続し、その同調出力を二次
コイル１４のタツプ１５より取り出して次段に供
給している。尚、１６は端子１７よりの同調電圧
供給抵抗であり、１８は直流カツト用コンデンサ
である。
１０を介して電界効果トランジスタ１１（以下
「FET」という）のゲートを接続すると共にその
ドレインにトランス１２を介して可変容量ダイオ
ード１３とトランス１２の二次コイル１４よりな
る入力同調回路６を接続し、その同調出力を二次
コイル１４のタツプ１５より取り出して次段に供
給している。尚、１６は端子１７よりの同調電圧
供給抵抗であり、１８は直流カツト用コンデンサ
である。
斯る回路はFET１１により入力インピーダン
スを変換しているため垂直アンテナ９の等価容量
等の影響は受けないが、入力信号も直接FETで
増幅するため、大入力信号時にFET１１で歪が
発生するという欠点があつた。
スを変換しているため垂直アンテナ９の等価容量
等の影響は受けないが、入力信号も直接FETで
増幅するため、大入力信号時にFET１１で歪が
発生するという欠点があつた。
又、端子２０から抵抗１９を介してAGC電圧
がFET１１のゲートに加わりゲインの制御がな
されるが、このAGCでは大入力時にFET１１に
於いて入力信号を十分に減衰出来ず可変容量ダイ
オード１３に於いても歪が発生する慮れがあつ
た。
がFET１１のゲートに加わりゲインの制御がな
されるが、このAGCでは大入力時にFET１１に
於いて入力信号を十分に減衰出来ず可変容量ダイ
オード１３に於いても歪が発生する慮れがあつ
た。
本考案は斯る点に鑑み、FETを使用して垂直
アンテナの容量の影響が入力同調回路側に現われ
ないようにしたMW受信機に於いて、入力同調回
路の前段に於けるAGCの効果を大きくするよう
に回路を構成して大入力時の歪を解消せんとする
ものである。
アンテナの容量の影響が入力同調回路側に現われ
ないようにしたMW受信機に於いて、入力同調回
路の前段に於けるAGCの効果を大きくするよう
に回路を構成して大入力時の歪を解消せんとする
ものである。
以下、実施例に従つて本考案を説明する。
本考案は第４図に示すように入力同調回路６の
出力を増幅するエミツタ接地接続の第１トランジ
スタTr1を設け、この第１トランジスタTr1のベ
ースにAGC電圧を端子２０から印加して、この
第１トランジスタTr1のゲインを制御すると共
に、そのエミツタ抵抗２１に生じた電圧変化を線
路２２によりFET１１の前段、即ち垂直アンテ
ナ９とFET１１との間に設けた第２トランジス
タTr2のエミツタに印加して、該第２トランジス
タTr2のゲインを前記第１トランジスタTr1と同
方向に制御するようにしたものである。第４図に
おいて、第３図と同一のものには同一の記号を付
してあるほか２３はインダクタンスコイル、２４
はバイパスコンデンサ、２５は結合コンデンサ、
２６はAGC供給抵抗、２７は１６と共に同調電
圧供給抵抗、２８は第１トランジスタTr1のコレ
クタ側に設けられた同調回路であり、２９，３０
はその直流阻止コンデンサ、３０は一次コイルが
前記同調回路２８を形成すると共に後段との結合
をなすトランスである。
出力を増幅するエミツタ接地接続の第１トランジ
スタTr1を設け、この第１トランジスタTr1のベ
ースにAGC電圧を端子２０から印加して、この
第１トランジスタTr1のゲインを制御すると共
に、そのエミツタ抵抗２１に生じた電圧変化を線
路２２によりFET１１の前段、即ち垂直アンテ
ナ９とFET１１との間に設けた第２トランジス
タTr2のエミツタに印加して、該第２トランジス
タTr2のゲインを前記第１トランジスタTr1と同
方向に制御するようにしたものである。第４図に
おいて、第３図と同一のものには同一の記号を付
してあるほか２３はインダクタンスコイル、２４
はバイパスコンデンサ、２５は結合コンデンサ、
２６はAGC供給抵抗、２７は１６と共に同調電
圧供給抵抗、２８は第１トランジスタTr1のコレ
クタ側に設けられた同調回路であり、２９，３０
はその直流阻止コンデンサ、３０は一次コイルが
前記同調回路２８を形成すると共に後段との結合
をなすトランスである。
斯る第４図の回路において、大入力信号が入力
されると端子２０に印加される電圧が減少する。
これにより第１トランジスタTr1はバイアスが浅
くなつてゲインが下がると共にエミツタ電位も減
少するので、そのエミツタ電位が与えられる第２
トランジスタTr2のバイアスも浅くなり、この第
２トランジスタTr2でもゲインの減少がなされ
る。極めて大きな入力信号時には第２トランジス
タTr2はオフになる場合も生じるが、斯る大入力
時には分布容量等を介してアンテナ側からFET
１１側へ信号が伝送されると考えられるから問題
はない。
されると端子２０に印加される電圧が減少する。
これにより第１トランジスタTr1はバイアスが浅
くなつてゲインが下がると共にエミツタ電位も減
少するので、そのエミツタ電位が与えられる第２
トランジスタTr2のバイアスも浅くなり、この第
２トランジスタTr2でもゲインの減少がなされ
る。極めて大きな入力信号時には第２トランジス
タTr2はオフになる場合も生じるが、斯る大入力
時には分布容量等を介してアンテナ側からFET
１１側へ信号が伝送されると考えられるから問題
はない。
第４図において、第１トランジスタTr1のエミ
ツタ抵抗２１を省略してバイアス電流を第２トラ
ンジスタTr2に印加するようにしても同様に目的
を達成することができる。
ツタ抵抗２１を省略してバイアス電流を第２トラ
ンジスタTr2に印加するようにしても同様に目的
を達成することができる。
以上説明したように本考案によれば、垂直アン
テナとインピーダンス変換用のFETの間に、入
力信号減衰用の第２トランジスタを設置して
AGC作用を行なわせているので、大入力信号時
にも信号が十分に減衰出来、信号が歪む等の不都
合を解消することができる。
テナとインピーダンス変換用のFETの間に、入
力信号減衰用の第２トランジスタを設置して
AGC作用を行なわせているので、大入力信号時
にも信号が十分に減衰出来、信号が歪む等の不都
合を解消することができる。
特に第２トランジスタに加えられる制御電圧は
第１トランジスタによりAGC動作が増幅せられ
た形で加わることになるので、MW受信機におけ
るAGC効果は一層顕著となる。
第１トランジスタによりAGC動作が増幅せられ
た形で加わることになるので、MW受信機におけ
るAGC効果は一層顕著となる。
第１図はMW受信機に使用する垂直アンテナの
等価回路図であり、第２図は入力同調回路の簡略
回路図である。第３図は従来のMW受信機の要部
回路図である。第４図は本考案を実施したMW受
信機の要部回路図である。 ６……入力同調回路、９……垂直アンテナ、１
１……電界効果トランジスタ（FET）、Tr1……
第１トランジスタ、Tr2……第２トランジスタ。
等価回路図であり、第２図は入力同調回路の簡略
回路図である。第３図は従来のMW受信機の要部
回路図である。第４図は本考案を実施したMW受
信機の要部回路図である。 ６……入力同調回路、９……垂直アンテナ、１
１……電界効果トランジスタ（FET）、Tr1……
第１トランジスタ、Tr2……第２トランジスタ。
Claims (1)
- 【実用新案登録請求の範囲】 垂直アンテナを初段増幅用又はインピーダンス
変換用電界効果トランジスタに接続し、該電界効
果トランジスタの出力側に入力同調回路を設けた
MW受信機において、 ベースにゲイン制御用のAGC電圧が加えられ
ると共に、前記入力同調回路の出力を増幅するエ
ミツタ接地接続の第１トランジスタと、 コレクタが前記垂直アンテナに接続され、ベー
スが前記電界効果トランジスタに接続され、エミ
ツタに前記第１トランジスタのエミツタの電圧又
は電流が加えられてゲインが前記第１トランジス
タと同方向に制御される第２トランジスタとを、 備えることを特徴とするMW受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979171484U JPS6324656Y2 (ja) | 1979-12-10 | 1979-12-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979171484U JPS6324656Y2 (ja) | 1979-12-10 | 1979-12-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5687724U JPS5687724U (ja) | 1981-07-14 |
| JPS6324656Y2 true JPS6324656Y2 (ja) | 1988-07-06 |
Family
ID=29682317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979171484U Expired JPS6324656Y2 (ja) | 1979-12-10 | 1979-12-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6324656Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014132645A1 (ja) * | 2013-02-27 | 2014-09-04 | パナソニック株式会社 | 可変整合回路及び増幅器 |
-
1979
- 1979-12-10 JP JP1979171484U patent/JPS6324656Y2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014132645A1 (ja) * | 2013-02-27 | 2014-09-04 | パナソニック株式会社 | 可変整合回路及び増幅器 |
| US9407222B2 (en) | 2013-02-27 | 2016-08-02 | Panasonic Corporation | Variable matching circuit and amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5687724U (ja) | 1981-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010002113A1 (en) | Circuit arrangement for adjusting the impedance of a differential active component | |
| JPH0117855Y2 (ja) | ||
| JPH05259766A (ja) | 可変利得増幅器を具える集積回路 | |
| JPS6234168B2 (ja) | ||
| JPS6043696B2 (ja) | Ｖｈｆチユ−ナの段間同調結合回路 | |
| JP2785199B2 (ja) | アイソレーション回路 | |
| JPS641786Y2 (ja) | ||
| JPH0145768B2 (ja) | ||
| JP3107503B2 (ja) | ダブルスーパーヘテロダインａｍラジオ受信機 | |
| JP3138772B2 (ja) | 高周波増幅回路 | |
| JP3292956B2 (ja) | ラジオ受信機 | |
| JP3134127B2 (ja) | Ｆｍ用高周波増幅回路 | |
| JPS62280Y2 (ja) | ||
| JPH0124991Y2 (ja) | ||
| JPH0129868Y2 (ja) | ||
| JPH021944Y2 (ja) | ||
| JPS6324668Y2 (ja) | ||
| JPS6017933Y2 (ja) | ベ−ス接地形トランジスタ増幅回路 | |
| JPH0127293Y2 (ja) | ||
| JPH0510419Y2 (ja) | ||
| JP3292955B2 (ja) | ラジオ受信機 | |
| JPS6347089Y2 (ja) | ||
| JPH0430809Y2 (ja) | ||
| JPS6244602Y2 (ja) | ||
| JPH0227643Y2 (ja) |