JPH0324737A

JPH0324737A - 半導体装置およびその製造方法

Info

Publication number: JPH0324737A
Application number: JP1158397A
Authority: JP
Inventors: Takeyuki Yao; 八尾　健之; Teruyoshi Mihara; 輝儀三原; Yoshinori Murakami; 善則村上
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1989-06-22
Filing date: 1989-06-22
Publication date: 1991-02-01
Also published as: DE4019967A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、半導体装置およびその製造方法に係り、特に
縦型ＭＯＳトランジスタの微細化に関する。

（従来の技術）従来の縦型ＭＯＳトランジスタとして１１、例えば第７
図に示すように、ドレインとなる高不純物濃度のｎ型シ
リコン基板１上に形成されたｎ型エピタキシャル層２と
、該ｎ型エビタキシャル層２の表面にゲート絶縁膜３を
介して形成されたゲート電極４と、このゲート電極４の
外側に相当する領域のｎ型エピタキシャル層２内に形成
されたｐウェル７と、このｐウェル７内に形成されたソ
ースとなるｎ十領域１２および該ｐウェル７にコンタク
トをとるためのｐ＋領域１３とから構成されたものがあ
る。

ここで、５はゲート電極４の表面を覆う酸化シリコン膜
、１４は層間絶縁膜、１６はソース電極配線層である。

ところで、このような縦型ＭＯＳトランジスタは、通常
次のようにして形成される。

まず、第８図（ａ）に示すように、高不純物濃度のｎ型
シリコン基板１上に低不純物濃度のエビタキシャル層２
を形成する。

次いで、第８図（ｂ）に示すように、ゲート酸化膜３と
しての酸化シリコン膜を形成したのち、ＣＶＤ法により
多結晶シリコン膜４を形成する。

そして、第８図（Ｃ）に示すように、フォトリソグラフ
ィー技術を用いて、前記酸化シリコン膜３および多結晶
シリコン膜をバターニングし、ゲート電極パターンを形
成すると共に不純物拡散用の窓６を形成した後、表面に
酸化シリコン膜５を形成する。

この後、第８図（ｄ）に示すように、全面にボロンをイ
オン注入して熱処理を行い、窓６を介して基板内にボロ
ンを拡散し、ｐウェル７を形成する。

そして、第８図（ｅ）に示すように、フォトリソグラフ
ィー技術を用いて、第１のレジストパターン９を形成し
、窓６の周辺部にのみリンイオン８をイオン注入する。

そしてさらに、第８図（『）に示すように、第１のレジ
ストパターン９を除去した後、前記窓６の中央部に当る
領域に窓を有する第２のレジストパターン１０を形成し
、この窓６の中央部に当る領域にのみボロンイオン１ｌ
をイオン注入する。

そして、第８図（ｇ）に示すように、層間絶縁膜として
のＰＳＧ膜１４を形成する。

この後、第８図（ｈ）に示すように、熱処理を行いリン
イオン８およびボロンイオン１１を拡散し、ソースとし
てのｎ十領域１２およびｐウェルコンタクトとしてのｐ
十領域１３を形成する。

こののち、第８図（１）に示すように、フォトリソグラ
フィー技術を用いて、ソース電極のコンタクト用窓１５
を形成する。

そして最後に、第８図（Ｄに示すように、アルミニウム
ーシリコン層からなるソース電極配線１６を形成する。

このようにして形成される従来の縦型ＭＯＳトランジス
タにおいては、ソースとしてのｎ十領域１２、ｐウェル
コンタクトとしてのｐ十領域１３およびソース電極のコ
ンタクト用窓１５のパターンは全て、ゲート電極４のパ
ターンに対して位置合わせを行い形戒する。

ところで、このような縦型ＭＯＳトランジスタにおいて
も微細化への要求は強くなる一方であり、特に、オン抵
抗を小さくするためにも微細化が必要であるとされてい
る。

しかしながら、上述したような理由により、従来の縦型
ＭＯＳトランジスタにおいては、位置合わせずれを許容
するだけのパターンの余裕をとっておく必要があり、こ
の余裕をとらねばならないことが微細化を阻む大きな原
因となっていた。

また、横方向のパターンサイズを小さくしていくと、ソ
ースとしてのｎ十領域１２とソース電極配線１６との接
触面積が小さくなり、コンタクト抵抗が大きくなってし
まうため、微細化してもオン抵抗が小さくならないとい
う問題があった。

さらに、ソースとしてのｎ十領域１２の形成される領域
がソース電極配線１６のコンタクト窓底部の周辺部であ
るため、特にソース電極配線１６にアルミニウムーシリ
コンを用いた場合、アルミニウムーシリコン中のシリコ
ンの同相エビタキシャル成長によるコンタクト抵抗の増
大が発生し易いという問題があった。これはこの領域が
、固相ビタキシャル成長の発生しやすい、アルミニウム
ーシリコン、酸化シリコン、ｌｉ桔＾＾シリコンの３重
点となっているためと考えられる。

（発明が解決しようとする課題）このように、従来の縦型ＭＯＳトランジスタにおいては
、オン抵抗の増大等のため、微細化が困難であるという
問題があった。

本発明は、前記実情に鑑みてなされたもので、小形でオ
ン抵抗の小さい縦型ＭＯＳトランジスタを提供すること
を目的とする。

〔発明の構成〕

（課題を解決するための手段）そこで本発明では、縦型ＭＯＳトランジスタにおいて、
ゲート電極の側壁に絶縁膜を介して高濃度にドープされ
た多結晶シリコンからなるサイドウォールが形成され、
このサイドウオールに自己整合的にソース領域が形成さ
れている。

また、ゲート電極の側壁に絶縁膜を介して高濃度にドー
プされた多結晶シリコンからなるサイドウォールを形成
したのち、この多結晶シリコンを拡散源としてソース領
域形成のための不純物を注入するよう４こしている。

（作用）上記構成により、ゲート電極の側壁に絶縁膜を介して高
濃度にドープされた多結晶シリコンからなるサイドウォ
ールが形成され、このサイドウォールに自己整合的にソ
ース領域が形成されているため、位置ずれに対する余裕
をとる必要がない上、サイドウォールの直下にソース領
域が存在し、接触面積が大きい上、サイドウォールの側
壁もコンタクトとして作用し、小形でオン抵抗の小さい
縦型ＭＯＳトランジスタを得ることが可能となる。

また、上記方法によれば、サイドウオールの多結晶シリ
コンを拡散源としてソース領域形成のための不純物を注
入するようにしているため、極めて容易にサイドウオー
ルに自己整合的にソース領域を形成することができ、小
形でオン抵抗の小さい縦型ＭＯＳトランジスタを得るこ
とが可能となる。

（実施例）以下、本発明の第１の実施例について、図面を参照しつ
つ詳細に説明する。

この縦型ＭＯＳトランジスタは、第１図に示すように、
ゲート電極２０の側壁に側壁絶縁膜２４を介して高濃度
の多結晶シリコンからなるサイドウォール２７を形成し
、このサイドウオール２７の底部にソースとなるｎ十領
域３１が十分にコンタクトするように構成されている他
は、従来例と全く同様である。

すなわち、ドレインとなる高不純物濃度のｎ型シリコン
基板１７上に形成された濃度約１０１５ＣＩ１−３のｎ
型エビタキシャル層１８と、該ｎ型エピタキシャル層１
８の表面にゲート絶縁膜１９を介して形成されたゲート
電極２０と、このゲート電極２０の外側に相当する領域
のｎ型エビタキシャル層１８内に形成されたｐウェル２
５と、このｐウェル２５内に形成されたソースとなるｎ
十領域３１および該ｐウェル２５にコンタクトをとるた
めのｐ十領域３０とから構成されたものがある。

ここで、２１はゲート電極２０の表面を覆う酸化シリコ
ン膜、２２は窒化シリコン膜、３２はソース電極配線層
である。

次に、この縦型ＭＯＳトランジスタの製造方法について
説明する。

まず、第２図（ａ）に示すように、低抵抗のｒ１型シリ
コン基板１７上に濃度約１　０　１５ｃｍ−”程度の低
不純物濃度のエビタキシャル層１８を形成する。

次いで、第２図（ｂ）に示すように、ゲート酸化膜１９
として膜厚２００〜５００Ａの酸化シリコン膜を形成し
たのち、ＣＶＤ法により、膜厚３０００〜６０００Ａ、
濃度１　０　１９ｃｍ−３程度の高不純物濃度の多結晶
シリコン膜２０を形成する。

そして、第２図（Ｃ）に示すように、この上層に膜厚５
００六程度の酸化シリコン膜２１を形成する。

続いて、第２図（ｄ）に示すように、膜厚２００ＯＡの
窒化シリコン膜２２を形成する。

この後、第２図（ｅ）に示すように、フォトリソグラフ
ィー技術を用いて、前記酸化シリコン膜１９、多結晶シ
リコン膜２０、酸化シリコン膜２１および窒化シリコン
膜２２をバターニングし、ゲート７Ｉｉ極パターンを形
成すると八に不純物Ｗ．故川の窓２３を形成する。

この後、第２図（『）に示すように、熱酸化を行いゲー
ト電極２０の側壁と拡散用の窓２３の底部とに酸化シリ
コン膜２４を形成する。

この後、第２図（ｇ）に示すように、全面にボロンをイ
オン注入して熱処理を行い、この窓２３を介して基板内
にボロンを拡散し、ｐウェル２５を形成し、さらに反応
性イオンエッチングなどの異方性エッチングにより拡散
用の窓２３の底部の酸化シリコン膜を除去する。

そして、第２図（ｈ）に示すように、この上層に１　０
　”ｃｍ−３程度のリンまたはヒ素を含む多結晶シリコ
ン膜２６を３０００〜５０００Ａ程度堆積する。

続いて、第２図（１）に示すように、異方性エッチング
によりこの多結晶シリコン膜２６をエッチングすると、
ゲート電極の側壁にのみ多結晶シリコン膜がサイドウォ
ール２７として残る。

さらに、第２図Ｎ）に示すように、表面を酸化し、拡散
用の窓２３の底部で膜厚５００程度となる酸化シリコン
膜を形成し、この酸化シリコン膜を介して低加速度でボ
ロンイオン２９をイオン注入する。この表面酸化に際し
、サイドウォール２７の表面も酸化されることになるが
、サイドウォール２７には高濃度のリン又はヒ素がドー
プされているため、増速酸化が起き、膜厚約１０００Ａ
程度の酸化シリコン膜２８が形成されており、この厚い
酸化シリコン膜によってイオンが阻止されるため、サイ
ドウォール２７にはほとんどボロンイオンは注入されな
い。

この状態で熱処理を行うと、第２図（ｋ）に示すように
、サイドウォール２７からはリン又はヒ素がＰウェル２
５に拡散され、ソースｎ十領域３１が形成される一方、
拡散用の窓２３の底部からボロンイオン２９が拡散され
ｐウェルコンタクトのｐ十領域３０が形成される。

この後、第２図（１）に示すように、表面をクリニング
し、酸化シリコン膜２８を除去し、サイドウォール２７
、ソースｎ十領域３１およびｐ＋領域３０の表面を露呈
せしめる。

そして最後に、第２図（ｍ）に示すように、アルミニウ
ムーシリコン層からなるソース電極配線３２を形成する
。

このようにして形成された縦型ＭＯＳトランジスタにお
いては、ソースとしてのｎ十領域３１、ｐウェルコンタ
クトとしてのｐ十領域３０およびソース電極のコンタク
ト用窓２３のパターンは全て、ゲート電極４の側壁に形
成されたサイドウォール２７をマスクあるいは拡散源と
して形成されているため、位置ずれを考慮して余裕をと
る必要もなく、大幅な微細化が可能となる。

また、ソースとしてのｎ十領域３１上には多結晶シリコ
ンからなるサイドウォール２７が形成されており、この
サイドウォール２７を介してソース電極配線３２に接続
されているため、実質的なソース電極配線の接触面積を
広くとることができ、コンタクト抵抗を小さくすること
ができる。

さらに、固相エピタキシャル成長の発生しゃすい、アル
ミニウムーシリコン、酸化シリコン、単結晶シリコンの
３重点が存在しないため、固相エピタキシャル成長によ
るシリコンの拡散による接触抵抗の増大の虞もない。

次に、本発明の第２の実施例として、サイドゥオール３
つへのボロンイオンの注入を防止する方法について説明
する。

この例では、ゲート電極の主面および側壁に、窒化シリ
コン膜なとのフッ化水素（ＨＦ）系のエッチング液でエ
ッチングされない絶縁膜を形成し、多結晶シリコンサイ
ドウォールの形成に先立ち、さらにマスクとしての側壁
絶縁膜を形成してｐウェルコンタクト形成の為のボロン
イオンを注入するようにしている。

この縦型ＭＯＳトランジスタは、第３図に示すように、
前記第１の実施例の構成に加え、側壁絶縁膜２４とサイ
ドウオール３９との間に窒化シリコン膜３４を介在させ
、この窒化シリコン膜３４の側壁にさらに酸化シリコン
の側壁絶縁膜を形成し、ｐウェルコンタクト形成のため
のイオン注入後、この酸化シリコンの側壁絶縁膜を遺択
的に除去し、新たに多桔品シリコン膜サイドウオール３
９を形成するようにしたことを特徴とするものである。

製造に際しては、熱酸化を行いゲート電極２０の側壁と
拡散用の窓２３の底部とに酸化シリコン膜２４を形成す
ると共に、ｐウェル２５を形成し、さらに反応性イオン
エッチングなどの異方性エッチングにより拡散用の窓２
３の底部の酸化シリコン膜を除去する第２図（ｇ）に示
した工程までは、前記第１の実施例と全く同様に形成す
る。

この状態を第４図（ａ）に示す。

続いて、第４図（ｂ）に示すように、この上層に、ＣＶ
Ｄ法により膜厚１０００Ａ〜２０００Ａの窒化シリコン
膜３３を形成する。

そして、第４図（Ｃ）に示すように、異方性エッチング
によりこの窒化シリコン膜３３をエッチングし、ゲート
電極側壁の側壁絶縁膜２４の側壁にのみこの窒化シリコ
ン膜３３を残留せしめる。

さらにこの上層に、第４図（ｄ）に示すように、ＣＶＤ
法により膜厚２０００Ａ〜５０００Ａの酸化シリコン膜
３５を堆積し、もう一度異方性エッチングを行台ことに
より、第４図（ｅ）に示すように、第２の側壁絶縁膜３
６が形成される。

そして、第４図（ｆ’）に示すように、この第２の側壁
絶縁膜３６をマスクとして拡散用窓２３の底部にボロン
イオン３７をイオン注入する。

この後、第４図（ｇ）に示すように、フッ化水素系のエ
ッチング液でこの第２の側壁絶縁膜３６を除去する。こ
のとき、第２の側壁絶縁膜３６とゲート電極と接してい
る第１の側壁絶縁膜２４との間には、フッ化水素系のエ
ッチング液でエッチングされない窒化シリコン膜３４が
形成されているため、エッチングがさらに進行していく
ことはない。

そして、第４図（ｈ）に示すように、この上層に、１０
２００１３程度のリンまたはヒ素を含む多結晶シリコン
膜３９を３０００〜５００ＯＡ程度堆積し、異方性エッ
チングにより、サイドウオール３９を形成し、熱処理を
行うことにより、サイドウオール３９からはリン又はヒ
素が拡散され、ソースｎ＋領域４１が形成される一方、
拡散用の窓２３の底部からボロンイオン３７が拡散され
ｐウェルコンタクトのｐ十領域４０が形成される。

この後、第４図（ｊ）に示すように、表面をクリニング
し、アルミニウムーシリコン層からなるソース電極配線
４２を形成する。

このようにして形成された縦型ＭＯＳトランジスタにお
いては、ゲート電極の側壁が、フッ化水素系のエッチン
グ液でエッチングされない窒化シリコン膜３４で覆われ
ているため、酸化シリコン膜からなる厚い第２の側壁絶
縁膜を形成しこれをマスクにボロンのイオン注入を行っ
たのち、この厚い第２の側壁絶縁膜を選択的に除去する
ことができる。従って、ボロンを多量に注入しても、多
結晶シリコンのサイドウオール３つにはボロンは注入さ
れないため、表面キャリア濃度を低下させるおそれもな
い。

また、ｐウェルコンタクトのｐ十領域４０のボロン濃度
を十分に高くできるため、第４図（Ｃ）に示したように
窒化シリコン膜３４を形成した後にリンまたはヒ素を注
入して、ここであらかじめソースｎ十領域４１を形成し
ておき、後にこの濃度以上のボロンをイオン注入してｐ
ウェルコンタクトのｐ十領域４０を形成することも可能
となる。

さらにまた、この例ではゲート電極を窒化シリコン膜で
覆い、酸化シリコン膜サイドウォール３６をフッ化水素
系のエッチング液でエッチングする方法について説明し
たが、ゲート電極を酸化シリコン膜で覆い、窒化シリコ
ン膜サイドウォールをリン酸系のエッチング液で選択的
にエッチングするようにしてもよい。

また、本発明の縦型ＭＯＳトランジスタによれば、ゲー
ト電極の側壁に多結晶シリコン膜が形成されているため
、第５図に変形例を示すようにチタン、タングステン、
パラジウム、白金等のメタルシリサイド膜４３をソース
電極配線３２とのコンタクト領域底部および側壁部にま
で形成することができ、さらにコンタクト抵抗の低減を
はかることが可能となる。

さらにまた、タングステンの選択ＣｖＤｌ人Ｗを川いて
コンタクトホールからタングステン膜を選択的に成長さ
せる場合、コンタクト領域底部のみならず側壁部の多Ｉ
１５品シリコンサイドウォールからもタングステン膜４
４が成長するため、コンタクトホールが完全に埋め込ま
れ、ソース電極配線４５を薄く形成しても段切れ等のな
い信頼性の高いものを得ることが可能となる。

［発明の効果］以上説明してきたように、本発明によれば、ゲート電極
の側壁に絶縁膜を介して高濃度にドープされた多結晶シ
リコンからなるサイドウォールが形成され、このサイド
ウォールに自己整合的にソース領域が形成されているた
め、小形でオン抵抗の小さい縦型ＭＯＳトランジスタを
得ることが可能となる。

また、本発明の方法によれば、サイドウォールの多結晶
シリコンを拡散源としてソース領域形成のための不純物
を注入するようにしているため、極めて容易にサイドウ
ォールに自己整合的にソース領域を形成することができ
、小形でオン抵抗の小さい縦型ＭＯＳトランジスタを得
ることが可能となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の縦型ＭＯＳトランジス
タを示す図、第２図（ａ）乃至第２図（ｍ）は同縦型Ｍ
ＯＳトランジスタの製造工程を示す図、第３図は本発明
の第２の実施例の縦型ＭＯＳトランジスタを示す図、第
４図（ａ）乃至第４図（ｊ）は同縦型ＭＯＳトランジス
タの製造工程を示す図、第５図および第６図は本発明の
他の実施例の縦型ＭＯＳトランジスタを示す図、第７図
は従来例の縦型ＭＯＳトランジスタを示す図、第８図（
ａ）乃至第８図（ｊ）は同縦型ＭＯＳトランジスタの製
造工程を示す図である。１・・・ｎ型シリコン基板、２・・・ｎ型エビタキシャ
ル層、３・・・ゲート絶縁膜、４・・・ゲート電極、５
・・・絶縁膜、６・・・拡散用窓、７・・・ｐウェル、
８・・・リンイオン、９・・・レジストパターン、１０
・・・レジストパターン、１２・・・ｎ十領域（ソース
領域）、１３・・・ｐ十領域、１４・・・層間絶縁膜、
１５・・・コンタクト用窓、１６・・・ソース電極配線
層、１７・・・ｎ型シリコン基板、１８・・・ｎ型エビ
タキシャル層、１つ．．．ゲート絶縁膜、２０・・・ゲ
ート電極、２１・・・絶縁膜、２２・・・窒化シリコン
膜、２３・・・拡散用窓、２４・・・側壁絶縁膜、２５
・・・ｐウェル、２６・・・多結晶シリコン膜、２７・
・・多結晶シリコンサイドウオール、２８・・・酸化シ
リコン膜、２９・・・ボロンイオン、３０・・・ｐ十領
域、３１・・・ｎ十領域（ソース領域）、３２・・・ソ
ース電極配線層、３３・・・窒化シリコン膜、３４・・
・窒化シリコンサイドウオール、３５．．．酸化シリコ
ン膜、３６・・・酸化シリコンサイドウオール、３７・
・・ボロンイオン、３８・・・・・・多結晶シリコン膜
、３９・・・多結晶シリコンサイドウォール、４０・・
・ｐ十領域、４１・・・ｎ十領域（ソース領域）、４２・・・ソース電極配線層、４３・・・メタルシリサイド、４４・・・タングステン膜、４５・・・ソース電極配線層。

Claims

【特許請求の範囲】

（１）ドレインとしての第１の導電形の基板領域の主面
に、第１の導電形とは逆導電形である第２の導電形のウ
ェル領域と、前記ウェル領域の端部にチャネル領域が残
るように形成された第１の導電形のソース領域と、前記
ウェル領域の表面に形成された第２の導電形の高濃度領
域からなるウェルコンタクト領域と、前記チャネル領域
上にゲート電極とを形成してなる縦型ＭＯＳトランジス
タにおいて、前記ゲート電極の側壁に絶縁膜を介して前記ソース領域と同一導電形の不純物を含む多結晶シリコ
ンからなるサイドウォールが形成され、このサイドウォ
ールの直下に自己整合的にソース領域が形成されている
ことを特徴とする半導体装置。
（２）ドレインとしての第１の導電形の基板領域の主面
に、第１の導電形とは逆導電形である第２の導電形のウ
ェル領域と、前記ウェル領域の端部にチャネル領域が残
るように形成された第１の導電形のソース領域と、前記
ウェル領域の表面に形成された第２の導電形の高濃度領
域からなるウェルコンタクト領域と、前記チャネル領域
上にゲート電極とを形成してなる縦型ＭＯＳトランジス
タの製造方法において、ゲート電極形成後、ゲート電極の側壁に側壁絶縁膜を形成する側壁絶縁膜形成工程と、さらに前記
側壁絶縁膜の外壁に高濃度にドープされた多結晶シリコンからなるサイドウォールを形
成する多結晶シリコンサイドウォール形成工程と、ウェル形成領域の表面に第２の導電形の不純物を注入する第２の導電形不純物注入工程と、前記多
結晶シリコンを拡散源として不純物拡散を行いソース領域を形成すると共に、前記第２の導
電形不純物を拡散せしめウェルコンタクト領域を形成す
る熱処理工程とを含むことを特徴とする半導体装置の製
造方法。