JPS6324680A - 半導体素子の薄膜製造方法 - Google Patents
半導体素子の薄膜製造方法Info
- Publication number
- JPS6324680A JPS6324680A JP61166642A JP16664286A JPS6324680A JP S6324680 A JPS6324680 A JP S6324680A JP 61166642 A JP61166642 A JP 61166642A JP 16664286 A JP16664286 A JP 16664286A JP S6324680 A JPS6324680 A JP S6324680A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- polishing
- semiconductor chip
- fixed
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、例えば高速半導体素子や発光、受光素子とし
て使用される半導体素子の薄膜製造方法に関する。
て使用される半導体素子の薄膜製造方法に関する。
（従来の技術）
近時、赤外線等の各種輻射線を受けて電気的出力を発生
するＩｎ８ｂ等の化合物半導体素子が種々開発されてい
る。例えば多数の受光素子部を２次元配列したＩｎ８ｂ
ホトダイオード、アレイ（ＰＤＡ）等が盛んに開発され
ている。この種の半導体素子、例えばＰＤＡは、一般に
半導体チップの裏面側を赤外光の受光面として形成され
る。この為、その受、〉検出感度を確保するべく、Ｉｎ
５ｂ−ＰＤＡ結晶、つまり半導体素子チップの厚みを極
めて薄くすることが要求される。
するＩｎ８ｂ等の化合物半導体素子が種々開発されてい
る。例えば多数の受光素子部を２次元配列したＩｎ８ｂ
ホトダイオード、アレイ（ＰＤＡ）等が盛んに開発され
ている。この種の半導体素子、例えばＰＤＡは、一般に
半導体チップの裏面側を赤外光の受光面として形成され
る。この為、その受、〉検出感度を確保するべく、Ｉｎ
５ｂ−ＰＤＡ結晶、つまり半導体素子チップの厚みを極
めて薄くすることが要求される。
そこで従来では、第３図に示すように研摩装置の基板（
ガラス基板）１上に複数のＩｎＳｂチップ２（２ａ、２
ｂ〜２）を等分に配置し、その素子形成面を下側にして
、つまり素子形成面を固着面としてエレクトンロンワッ
クス４に固着している。
ガラス基板）１上に複数のＩｎＳｂチップ２（２ａ、２
ｂ〜２）を等分に配置し、その素子形成面を下側にして
、つまり素子形成面を固着面としてエレクトンロンワッ
クス４に固着している。
そしてこれらのＩｎＳｂチップ２の間にＩｎＳｂからな
る研摩ダミーチップ３（３ａ、３ｂ〜３ｆ）をそれぞれ
配置し、これを同様にして前記基板１上に固着している
。
る研摩ダミーチップ３（３ａ、３ｂ〜３ｆ）をそれぞれ
配置し、これを同様にして前記基板１上に固着している
。
このような状態で、上記基板１を研摩装置にマウントし
、前記ＩｎＳｂチップ２をその裏面側から前記ダミーチ
ップ３と一体的に全面研摩するようにしている。
、前記ＩｎＳｂチップ２をその裏面側から前記ダミーチ
ップ３と一体的に全面研摩するようにしている。
上記ダミーチップ３は、この研摩時におけるＩｎＳｂチ
ップ２の所謂研摩ダレを防ぐ為に設けられるものである
。しかし、Ｉｎ８ｂチツプ２と共にダミーチップ３も同
等に研摩されるので、第４図にその断面形状を示すよう
にＩｎ８ｂチツプ２の所謂層ダレ（研摩ダレの一種）が
生じることが否めなかった。これ故、均一性の良い、所
望とする薄膜研摩ができなかった。
ップ２の所謂研摩ダレを防ぐ為に設けられるものである
。しかし、Ｉｎ８ｂチツプ２と共にダミーチップ３も同
等に研摩されるので、第４図にその断面形状を示すよう
にＩｎ８ｂチツプ２の所謂層ダレ（研摩ダレの一種）が
生じることが否めなかった。これ故、均一性の良い、所
望とする薄膜研摩ができなかった。
（発明が解決しようとする問題点）
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、半導体チップ周辺の研摩ダレを
招来することなしに、その半導体チップを均一に薄膜研
摩することができ、計品歩留りの向上を図ることのでき
る半導体素子の薄膜製造方法を提供することにある。
の目的とするところは、半導体チップ周辺の研摩ダレを
招来することなしに、その半導体チップを均一に薄膜研
摩することができ、計品歩留りの向上を図ることのでき
る半導体素子の薄膜製造方法を提供することにある。
（問題点を解決するための手段および作用）本発明は、
ＰＤＡ等の素子形成された半導体チップをその素子形成
面を固着面として研摩装置の基板上に固着し、この基板
上に上記半導体チップの４辺の周囲に、前記半導体チッ
プと同等の所定体チップを全面研摩してなることを特徴
とするものである。
ＰＤＡ等の素子形成された半導体チップをその素子形成
面を固着面として研摩装置の基板上に固着し、この基板
上に上記半導体チップの４辺の周囲に、前記半導体チッ
プと同等の所定体チップを全面研摩してなることを特徴
とするものである。
以下、図面を参照して本発明の一実施例につき説明する
。第１図および第２図は本発明の実施例方法を示すもの
である。
。第１図および第２図は本発明の実施例方法を示すもの
である。
この薄膜製造方法にあっては、研摩装置のガラス基板１
１上に、素子形成されたＩｎ５ｂ−ＰＤＡチ、プ（半導
体チップ）１２（１２ａ、１２ｄ 〜１２ｆ）がその素
子形成面を固着面として等分に固着される。このチップ
１２の固着は例えばエレクトロンワックス１４を用いて
行われる。
１上に、素子形成されたＩｎ５ｂ−ＰＤＡチ、プ（半導
体チップ）１２（１２ａ、１２ｄ 〜１２ｆ）がその素
子形成面を固着面として等分に固着される。このチップ
１２の固着は例えばエレクトロンワックス１４を用いて
行われる。
その後、これらの半導体チップ１２の周囲に、その辺に
対して所定厚みのＩｎＳｂ単結晶の研摩用ダミーチップ
１３（１３ａ１１３ｂ〜１３Ｘ）を密着させてそれぞれ
固着する。
対して所定厚みのＩｎＳｂ単結晶の研摩用ダミーチップ
１３（１３ａ１１３ｂ〜１３Ｘ）を密着させてそれぞれ
固着する。
このようにしてＩｎ８ｂ−ＰＤＡチ、プ１２および研摩
用ダミーチップ１３を前記ガラス基板１１上に固着配置
した後、これを研摩装置にマウントし、研摩剤を順次変
えながら前記Ｉｎ８ｂ−ＰＤＡチップ１２をその裏面側
から所望の厚みまで全面研摩する。最終的には前記Ｉｎ
５ｂ−ＰＤＡチップ１２の研摩面を鏡面仕上げして終了
する。
用ダミーチップ１３を前記ガラス基板１１上に固着配置
した後、これを研摩装置にマウントし、研摩剤を順次変
えながら前記Ｉｎ８ｂ−ＰＤＡチップ１２をその裏面側
から所望の厚みまで全面研摩する。最終的には前記Ｉｎ
５ｂ−ＰＤＡチップ１２の研摩面を鏡面仕上げして終了
する。
かくしてこのような薄膜製造方法によれば、第２図にそ
の側面図を示すように、ＩｎＳｂチップ１２の研摩が、
最終的には該チップ１２の４辺周凹に密着配置した研摩
用ダミ−チップ１３自体の外周辺は研摩ダレがたとえ発
生したとしても中央部に固着されている該半導体チップ
１２のその周辺に研摩ダレを招来することなしに均一に
研摩されることになる。
の側面図を示すように、ＩｎＳｂチップ１２の研摩が、
最終的には該チップ１２の４辺周凹に密着配置した研摩
用ダミ−チップ１３自体の外周辺は研摩ダレがたとえ発
生したとしても中央部に固着されている該半導体チップ
１２のその周辺に研摩ダレを招来することなしに均一に
研摩されることになる。
故に本方法によれば、簡易にして所望厚みの均一な簿膜
半導体チップを得ることが可能となる。
半導体チップを得ることが可能となる。
そして半導体チップの厚みを所望とする薄膜厚みは均一
化することができるので、その電気的特性の安定化と性
能向上を図ることが可能となる等の実用上多大なる効果
を奏する。
化することができるので、その電気的特性の安定化と性
能向上を図ることが可能となる等の実用上多大なる効果
を奏する。
尚、本発明は上述した実施例に限定されるものではない
。例えばガラス基板１１上に固着配置する研摩用ダミー
チップ１３は半導体チップ１２の各辺に対して研摩剤の
出入りが容易に行われる程度の数１００μｍの隙間を形
成するように固着することによって研摩速度の向上に効
果がある。またガラス基板１１上に固着配置する半導体
チップ１２の数は、研摩装置の仕様と半導体チップ１２
の大きさに応じて定めれば良いものである。その他、本
発明はその要旨を逸脱しない範囲で種々変形して実施す
ることができる。
。例えばガラス基板１１上に固着配置する研摩用ダミー
チップ１３は半導体チップ１２の各辺に対して研摩剤の
出入りが容易に行われる程度の数１００μｍの隙間を形
成するように固着することによって研摩速度の向上に効
果がある。またガラス基板１１上に固着配置する半導体
チップ１２の数は、研摩装置の仕様と半導体チップ１２
の大きさに応じて定めれば良いものである。その他、本
発明はその要旨を逸脱しない範囲で種々変形して実施す
ることができる。
かくして本発明によれば、所定の厚みまで半半導体チッ
プとその４辺の周囲に配置された研摩ダミーチップと一
体に全面研摩され、たとえ前記研摩ダミーチップの周辺
に研摩ダレが生じたとしても、該半導体チップへの影響
は何んらなく研摩が平面性良く規制されるので、半導体
チップを均一に所望の厚みに薄膜研摩することが可能と
なる。
プとその４辺の周囲に配置された研摩ダミーチップと一
体に全面研摩され、たとえ前記研摩ダミーチップの周辺
に研摩ダレが生じたとしても、該半導体チップへの影響
は何んらなく研摩が平面性良く規制されるので、半導体
チップを均一に所望の厚みに薄膜研摩することが可能と
なる。
従って化合物半導体を始めとして、電流磁気効果を示す
ホール効果素子や磁気抵抗効果素子等の薄膜化において
も同様に適用して、電気的信頼性の向上を図り得る等、
実用上多大な効果を奏する。
ホール効果素子や磁気抵抗効果素子等の薄膜化において
も同様に適用して、電気的信頼性の向上を図り得る等、
実用上多大な効果を奏する。
第１図は本発明の一実施例の方法で用いられる半導体チ
ップと研摩基準チップの固着配置構成を示す上面図、第
２図は同実施例における半導体チップと研摩用ダミーチ
ップとの関係を示す要部側断面図、第３図は従来法を説
明する為の上面図、第４図は第３図の要部側断面図であ
る。 １１・・・ガラス基板（研摩装置の基板）、１２・・・
Ｉｎ５ｂ−ＰＤ人チップ（半導体チップ）−１１３・・
・研摩用ダミーチップ１ １４・・・エレクトロンワックス。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第 １ 図 第 ３ 図 第 ４ 図
ップと研摩基準チップの固着配置構成を示す上面図、第
２図は同実施例における半導体チップと研摩用ダミーチ
ップとの関係を示す要部側断面図、第３図は従来法を説
明する為の上面図、第４図は第３図の要部側断面図であ
る。 １１・・・ガラス基板（研摩装置の基板）、１２・・・
Ｉｎ５ｂ−ＰＤ人チップ（半導体チップ）−１１３・・
・研摩用ダミーチップ１ １４・・・エレクトロンワックス。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第 １ 図 第 ３ 図 第 ４ 図
Claims (2)
- （１）２次元に素子形成された半導体チップをその素子
形成面を固着面として研摩装置の基板上に固着し、この
基板上の前記半導体チップの４辺に前記半導体チップと
同等の研摩ダミーチップを密着させ固着して、前記半導
体チップの前記素子形成面の裏面側から該半導体チップ
を全面研摩してなることを特徴とする半導体素子の薄膜
製造方法。 - （２）研摩ダミーチップは、半導体チップの辺に対して
所定の間隔を隔てて研摩装置の基板上に固着させ、研摩
剤の出入りを容易にすることによって前記半導体チップ
の研摩速度を向上されるものである特許請求の範囲第１
項記載の半導体素子の薄膜製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61166642A JPS6324680A (ja) | 1986-07-17 | 1986-07-17 | 半導体素子の薄膜製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61166642A JPS6324680A (ja) | 1986-07-17 | 1986-07-17 | 半導体素子の薄膜製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6324680A true JPS6324680A (ja) | 1988-02-02 |
Family
ID=15835058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61166642A Pending JPS6324680A (ja) | 1986-07-17 | 1986-07-17 | 半導体素子の薄膜製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6324680A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684639A (ja) * | 1991-07-04 | 1994-03-25 | Amorphous Denshi Device Kenkyusho:Kk | 薄膜磁気素子 |
-
1986
- 1986-07-17 JP JP61166642A patent/JPS6324680A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684639A (ja) * | 1991-07-04 | 1994-03-25 | Amorphous Denshi Device Kenkyusho:Kk | 薄膜磁気素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4064347B2 (ja) | 測色の向上したカラー画像センサ及びその製造方法 | |
| JPH04290265A (ja) | 電気光学検出器アレーとその製造方法 | |
| JPH0370912B2 (ja) | ||
| US5254868A (en) | Solidstate image sensor device | |
| US5120960A (en) | Infrared image detecting device and method | |
| JPH06326293A (ja) | 光検出装置 | |
| JPS6324680A (ja) | 半導体素子の薄膜製造方法 | |
| JP2005501420A (ja) | 透過性基板上のカラー画像センサ及びその製造方法 | |
| JPS6274569A (ja) | 半導体素子の薄膜製造方法 | |
| US6204088B1 (en) | Glue-free backside illuminated photodiode apparatus and fabrication process | |
| US5438200A (en) | Composite photodetector substrate and method of forming the same | |
| JPH05145813A (ja) | 固体撮像素子用マイクロレンズの製造方法 | |
| JPS62264864A (ja) | 基体の研摩方法 | |
| JPS5893292A (ja) | 半導体放射線検出器の製造方法 | |
| US12266670B2 (en) | Method for manufacturing an optical unit that comprises an array of organic microlenses | |
| JPS63313822A (ja) | 半導体素子の薄膜製造方法 | |
| JPS63316489A (ja) | 赤外線センサの製造方法 | |
| JPH0513741A (ja) | 半導体光検出装置 | |
| JP2664142B2 (ja) | 受光素子の製造方法 | |
| JPH03270073A (ja) | ＩｎＳｂフォトダイオードアレイ素子 | |
| JPH02140978A (ja) | 固体撮像装置 | |
| JPS61261703A (ja) | カラ−固体撮像装置の製造方法 | |
| JP2751214B2 (ja) | 半導体基板 | |
| JPH0615988B2 (ja) | 多素子形赤外線検出器の製造方法 | |
| JP2531360B2 (ja) | 半導体装置の製造方法 |