JPS6324734A - クロツク再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信装置の受信系に配設して受信データ列から
データの再生に必要なりロックを再生する回路に関する
。

〔従来の技術〕

一般に通信装置の受信系では、受信したデータ列からデ
ータの再生に必要なりロックを再生するためのクロック
再生回路が設けられる。従来、この種の回路は、第２図
に示すように、入力データ列信号Ｓ、。からクロック成
分を抽出するクロック成分抽出回路１１と、周波数制御
回路１４によって制御される電圧制御発振器（ＶＣＯ）
１２と、これらクロック成分抽出回路１１と電圧制御発
振器１２に夫々接続した位相比較回路１．３とを備えた
構成となっている。

そして、クロック成分抽出回路１１から出力されるクロ
ック成分信号Ｓ１１と、電圧制御発振器１２の出力信号
Ｓ１４との位相を位相比較回路１３とで比較し、両者の
位相差が零となるように位相差信号Ｓ１□によって周波
数制御回路１４を制御し、更に周波数制御信号ＳＩ３に
よって電圧制御発振器１２を制御することにより、電圧
制御発振器１２から適正な再生クロック信号ＣＬＫを出
力している。

〔発明が解決しようとする問題点〕

上述した従来のクロック再生回路は、入力データ列から
抽出したクロック成分を直接電圧制御発振器１２の出力
と位相比較しているため、入力データ列の信号−雑音比
が劣化されると、これに応じて引き込み位相誤差、引き
込み周波数範囲の劣化が生じ易くなり、最悪の場合には
全く引き込みが出来なくなってクロック再生が不能にな
るという問題がある。

〔問題点を解決するための手段〕

本発明のクロック再生回路は、信号−雑音比が劣化した
場合でもクロックの引き込みを確実に行って適正なりロ
ック再生を可能とするものである。

本発明のクロック再生回路は、入力データをサンプリン
グするサンプリング回路と、サンプリング回路にサンプ
リングクロックを供給する電圧制御発振器と、サンプリ
ング回路においてサンプリングクロックに基づいて再生
されたデータのエラーを検出するエラー検出回路と、エ
ラー数を予め設定した値と比較してその適否を判定する
エラー数判定回路と、前記電圧制御発振器における出力
周波数を最大値から最小値まで変化でき、かつこのエラ
ー数判定結果に基づいて電圧制御発振器の出力周波数を
制御する周波数制御回路とを備えた構成としている。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例のブロック回路図である。図
において、１は入力データ信号Ｓｏからサンプリングを
行って再生データ信号Ｓ１を出力するサンプリング回路
であり、このサンプリング及び再生に際してのクロック
信号（サンプリングクロック）Ｓ、は電圧制御発振器２
から供給される。

前記サンプリング回路ｌには再生されたデータ信号Ｓ１
におけるエラーを検出するエラー検出回路３を接続し、
さらにこのエラー検出回路３には検出したエラー検出信
号Ｓ２に基づいて、これが予め設定した範囲に入るか否
かを判定するエラー数判定回路４を接続している。

一方、前記電圧制御発振器２には、周波数制御信号Ｓ４
によって発振周波数を最大値から最小値の範囲で変化制
御できる周波数制御回路５を接続している。またこの周
波数制御回路５には前記エラー数判定回路４を接続し、
エラー数判定回路４からのエラー数判定信号Ｓ、によっ
て前記周波数制御を行うように構成している。

この構成によれば、初期状態においては、周波数制御回
路５は周波数制御信号Ｓ４によって電圧制御発振器２を
制御し、これから出力されるクロック信号Ｓ、が最大値
から最小値の範囲で変化されるようにする。そして、こ
の周波数変化されるクロツタ信号Ｓｓによってサンプリ
ング回路１では入力データ信号Ｓ０からサンプリングを
行い、かつ再生データ信号ＳＩを出力する。

すると、エラー検出回路３は出力された再生データ信号
ＳＩに内在するエラーを検出し、エラー検出信号Ｓ２を
エラー数判定回路４に出力する。

エラー数判定回路４では、このエラーが予め設定した範
囲に入るか否かを一定の時間内で判定し、エラー数がこ
の範囲に入るときにのみエラー数判定信号Ｓ３を出力す
る。

このため、周波数制御回路５は、このエラー数判定信号
Ｓ３により、検出したエラー数が最小となるクロック信
号Ｓ、の周波数を予測（計算）し、クロック信号Ｓ、が
この予測周波数となるように周波数制御信号Ｓ４により
電圧制御発振器２を制御する。

この結果、電圧制御発振器２はエラー数の最小となる周
波数で発振され、この周波数のクロック信号Ｓ、を再生
クロックＣＬＫとして出力することになる。

したがって、この回路では入力データとサンプリングク
ロックとで再生したデータのエラー数が最小となるよう
にクロック再生を行っているので、入力データにおける
信号−雑音比が劣化している場合でもクロックの引き込
みを確実に行うことができ、好適な再生クロックＣＬＫ
を生成することができる。

また、この回路では回路の簡易化を図るとともに、ディ
ジタル処理によって回路構成しているために集積回路化
も容易に行うことができる。

〔発明の効果〕

以上説明したように本発明は、サンプリング回路におい
てサンプリングクロックに基づいて再生されたデータの
エラーを検出し、このエラー数を予め設定した値と比較
してその適否を判定し、このエラー数判定結果に基づい
てエラーが最小となるように電圧制御発振器の出力周波
数を制御する構成としているので、人力データが雑音等
の影響を受けている場合においても、クロックの引き込
みを一定時間後に確実に行うことができ、好適な′再生
クロックを出力できる。また、回路構成の簡易化及びそ
の集積回路化を容易に達成できる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック回路図、第２図は
従来のブロック回路図である。 １・・・サンプリング回路、２・・・電圧制御発振器、
３・・・エラー検出回路、４・・・エラー数判定回路、
６・・・周波数制御回路、１１・・・クロック成分抽出
回路、１２・・・電圧制御発振器、１３・・・位相比較
回路、１４・・・周波数制御回路、Ｓｏ・・・入力デー
タ信号、Ｓｌ・・・再生データ信号、Ｓ２・・・エラー
検出信号、Ｓ３・・・エラー数判定信号、Ｓ４・・・周
波数制御信号、Ｓ、・・・サンプリングクロック。 第１図 第２図

Claims (2)

【特許請求の範囲】
1. （１）入力データをサンプリングするサンプリング回路
   と、このサンプリング回路にサンプリングクロックを供
   給する電圧制御発振器と、前記サンプリング回路におい
   て前記サンプリングクロックに基づいて再生された再生
   データのエラーを検出するエラー検出回路と、このエラ
   ー検出回路から出力されるエラー数を予め設定した値と
   比較してその適否を判定するエラー数判定回路と、前記
   電圧制御発振器における出力周波数を最大値から最小値
   まで変化でき、かつ前記エラー数判定結果に基づいて前
   記電圧制御発振器の出力周波数を設定制御する周波数制
   御回路とを備えたことを特徴とするクロック再生回路。
2. （２）エラー数判定回路は、エラー数が所定の範囲に入
   ったときにエラー数判定信号を出力し、そのときのサン
   プリングクロック周波数を再生クロックとして電圧制御
   発振器から出力するように周波数制御回路の制御を行っ
   てなる特許請求の範囲第１項記載のクロック再生回路。