JPS632473A - キ−ドａｇｃ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はキードＡＧＣ回路に関し、特に、テレビジョ
ン受像機に用いられ、水平フライバックパルスを用いて
、受信波形の水平同期信号だけを抜き取ってＡＧＣ３！
圧とするようなキードＡＧＣ回路に関する。

［従来の技術］ 第３図は従来のキードＡＧＣ回路を示すブロック図であ
る。

まず、第３図を審照して、従来のキードＡＧＣ回路の構
成について説明する。映像中間周波増幅回路１は図示し
ないチューナからの信号に基づいて、複合映像信号を出
力するものであって、その複合映像信号を映像信号処理
回路２と同期信号分離回路３とに与える。同期信号分離
回路３は複合映像信号から水平同期信号を分離するもの
であって、その水平同期信号を位相比較回路１８に与え
る。位相比較回路１８には、フライバックトランス１０
から可変抵抗１３およびコンデンサ２４からなる積分回
路を介して水平フライバックパルスが与えられる。そし
て、位相比較回路１８は同期信号分離回路３によって同
期分離された水平同期信号とフライバックトランス１０
からのフライバックパルスとの位相比較を行ない、その
出力に基づいて水平発振回路１９を制！ＩＩする。

水平発振回路１９の発振出力はフライバックトランス１
０に与えられる。したがって、位相比較回路１８と水平
発振回路１９とフライバックトランス１０と可変抵抗２
３およびコンデンサ２４からなる積分回路によってＰＬ
Ｌ回路を構成している。フライバックトランス１０から
出力されるフライバックパルスと同位相のパルスは、抵
抗２０とダイオード−２１および２２とによって波形整
形されて映像中間周波増幅回路１に与えられ、キードＡ
ＧＣ用のキーイングパルスとして使用される。

第４図は第３図に示したキードＡＧＣ回路が動作するの
に必要な水平パルスと、水平同期信号との位相関係を示
す波形図である。

次に、第３因および第４図を参照して、従来のキードＡ
ＧＣ回路の動作について説明する。映像中間周波増幅回
路１から出力された複合映像信号は同期信号分離回路３
に与えられ、水平同期信号が分離される。分離された水
平同期信号はフライバックトランス１０から出力される
水平出力に対して同位相のフライバックパルスと位相比
較回路１８によって位相比較される。そして、水平出力
の位相が水平同期信号より遅れている場合には、水平出
力の位相を進めるように、選んでいる場合には遅らせる
ように、電圧制御型の水平発振回路回路１つが制御され
る。

この場合、積分回路を構成する可変抵抗２３によってコ
ンデンサ２４に充電される時定数を変化させることによ
り、位相比較回路１８に入力されるフライバックパルス
の位相を調整できる。すなわち、可変抵抗２３によって
実際のフライバックパルスと水平同期信号の間に一定の
位相差を生じさせることができる。さらに、フライバッ
クパルスと同位相のパルスが抵抗２０．ダイオード２１
Ｊりよび２２によって波形整形され、映像中間周波増幅
回路１に与えられて、キードＡＧＣ用のキーイングパル
スとして使用される。

〔発明が解決しようとする問題点〕

上述のごとく構成された従来のキードＡＧＣ回路におい
て、水平偏向ヨークを流れる偏向電流と同位相のフライ
バックパルスの位相を同明信号に対して進めたり遅らせ
たりしているが、映像中間周波増幅回路１のキードＡＧ
Ｃ動作として、第４図に示すような一定の位相差が要求
される場合、可変抵抗２３によってその位相差を調整す
ることができる。しかし、可変抵抗２３によって水平同
期信号と水平パルスとの間に位相差を生じさせると、ブ
ラウン管の画面上で水平偏向の中心と映像信号の水平Ｗ
Ａ間の中心のずれも同時に生じてしまう。このために、
キードＡＧＣ回路を優先して調整すると、ラスタが右ま
たは左に偏ってしまうという問題点があった。また、放
送局ごとに同期信号の幅などが異なるため、チャネルに
よってパルスの位相差が変わってしまうという問題点も
あった。

それゆえに、この発明の主たる目的は、水平同期信号と
キードＡＧＣ用水平パルスの位相調整をラスタの水平位
相と無関係に行なうことができ、かつ各放送局から送り
出される水平同期信号の幅などがばらついていて、その
ために同期信号分離回路の出力パルスの位相が変化して
も、常に一定の位相の水平パルスを映像中間周波！！１
１！路に与えることのできるようなキードＡＧＣ回路を
提供することである。

し問題点を解決るための手段］ この発明は水平フライバックパルスを用いて受信波形の
水平同期１１号だけを広き取ってＡＧＣ電圧とするよう
なキードＡＧＣ回路であって、同期信号分離回路によっ
て映像中間周波ｉ！幅四回路検波出力から水平同期信号
を抜き取るとともに、水平フライバックパルスを単安定
マルチバイブレータにトリガ入力として与え、この単安
定マルチバイブレータの出力と後き取られた水平同期信
号との位相を比較し、その位相比較出力を積分回路によ
って積分し、単安定マルチバイブレータの出力パルス幅
を制御するように構成したものである。

［作用］ この発明にかがるキードＡＧＣ回路は、水平フライバッ
クパルスを単安定マルチバイブレータにトリが入力とし
て与え、フライバックパルスと同じ周期でかつ水平同期
信号との位相差があるパルスを位相比較回路に与え、水
平同期信号との位相差を位相比較するようにしたので、
水平同期信号とキードＡＧＣ用水平パルスの位相調整を
ラスタの水平位相と無関係にすることができる。

［発明の実施例］ 第１図はこの発明の一実施例の概略ブロック図である。

まず、第１図を参照して、この発明の一実施例の構成に
ついて説明する。映像中間周波増幅回路１はチューナか
らの中間周波映像信号を層幅して検波し、複合映像信号
を映像信号処理回路２と同期信号分離回路３とに与える
。同期信号分列回路３は複合映像信号から同期信号を分
離し、分離した同期信号を同期回路４に与えるとともに
、分離した水平同期信号を単安定マルチバイブレータ５
に与える。単安定マルチバイブレータ５は水平同期信号
の立ち上がりのタイミングから一定のパルス幅Ｔ１を有
するパルス信号を出力するものである。この単安定マル
チバイブレータ５から出力されたパルス信号は位相比較
回路を構成するＥＸＯＲゲート８の一方入力端に与えら
れる。

−方、フライバックトランス１０から出力されるフライ
バックパルスは単安定マルチバイブレータ７にトリガ入
力として与えられる。この単安定マルチバイブレータ７
には、抵抗１１．１２とコンデンサ１５とからなる時定
数回路が接続されている。そして、単安定マルチバイブ
レータ７はフライバックパルスをトリガとして、時定数
回路によって定まる時定数に基づくパルス信号を発生し
、単安定マルチバイブレータ６に与える。単安定マルチ
バイブレータ６は前段の単安定マルチバイブレータ７か
ら出力されたパルス信号に基づいて、−定のパルス幅Ｔ
１を有するパルス信号を発生し、前述のＥＸＯＲゲート
８の他方入力端に与えるとともに、映像中間周波増幅回
路１に与える。

ＥＸＯＲゲート８は単安定マルチバイブレータ５から出
力される水平同期パルスに同期したパルス信号と単安定
マルチバイブレータ６から出力される水平フライバック
パルスに同期したパルスとの位相差を比較し、その出力
を積分回路９に与える。積分回路９は位相比較出力を積
分し、積分した信号を、抵抗１３を介してトランジスタ
１７のベースに与える。トランジスタ１７のエミッタは
接地され、コレクタは可変抵抗１６を介して、前述の時
定数回路の抵抗１１と１２との接続点に接続される。可
変抵抗１６は積分回路９の出力に基づいて、トランジス
タ１７が導通したとき、時定数回路の時定数を可変する
ものである。

第２図は第１図の各部の波形図である。

次に、第１図および第２図を参照して、この発明の一実
施例の具体的な動作について説明する。

映像中間周波増幅回路１から出力された複合映像信号は
同期分離回路３に与えられ、第１図（ａ）に示すような
水平同期信号が分離され、単安定マルチバイブレータ５
に与えられる。単安定マルチバイブレータ５は水平同期
信号の立ち上がりに同期して、第２図（ｂ）に示すパル
ス幅Ｔ１のパルス信号を発生してＥＸＯＲゲート８の一
方入力端に与える。

一方、フライバックトランス１０は第２図（Ｃ）に示す
ようなフライバックパルスを単安定マルチバイブレータ
７に与える。単安定マルチパイブレーク７はフライバッ
クパルスの立ち下がりのタイミングでトリガされる。そ
して、単安定マルチバイブレータ７はトリガされたこと
に応じて、時定数回路のコンデンサ１５に蓄積された電
荷を放電する。コンデンサ１５は電荷が放電されると、
直ちに抵抗１１および１２を介して充電され、第２図＜
ｄ　）に示すような充放電を水平周期ごとに繰返す。コ
ンデンサ１５の端子電圧がスレッショルドレベルを越え
ると、単安定マルチバイブレータ７は成る一定の電圧を
出力し、第２図（ｅ）に示すようなパルス信号を発生す
る。このパルス信号の立ち上がりのタイミングで単安定
マルチバイブレータ６か１−リガされ、第２図（「）に
示すパルス幅Ｔ１のパルス信号が発生される。この単安
定マルチバイブレータ６から発生されたパルス信号はＥ
ＸＯＲゲー１−８の他方入力端に与えられる。

今、単安定マルテバイブレータ５の出力が単安定マルチ
バイフ゛レータ６の出力よりＴ１／２だけ遅れたと−ｊ
ると、ＥＸＯＲゲート８の出力は第２図（ｇ）に示すよ
うに、パルス幅Ｔ１／２のパルスを２個出力する。単安
定マルチバイブレータ５の出力がさらに単安定マルチバ
イブレーク６の出力よりも遅れると、第２図（ｈ）に示
すような比較的パルス幅の広いパルス信号が２個ＥＸＯ
Ｒゲート８から出力され、逆に単安定マルチバイブレー
タ５の出力が単安定マルチバイブレータ６の出力よりも
進むと、第２図＜１）に示すような比較的パルス幅の狭
いパルス信号が２個出力される。

このようなＥＸＯＲゲート８の出力は積分回路９によっ
て積分され、第２図（ｈ）に示すようなパルス幅の大き
いパルスの場合、高い電圧が出力される。逆に、第２図
（１）に示すようなパルス幅の狭いパルスの場合には、
低い電圧が積分回路９から出力される。

積分回路９の出力電圧によってトランジスタ１７のベー
スにＭ流が流れ、コレクタ電流は抵抗１１および可変抵
抗１６を介して流れる。このコレクタ電流が多いほど抵
抗１１の電圧降下が大きくなり、コンデンサ１５への充
ｉｌｌ流が減少するため、スレッショルドレベルを越え
るまでの時間が長くなる。結果的に、単安定マルチバイ
ブレータ７の出力パルスは、その立ち上がりの位相が遅
れる。逆に、トランジスタ１７のコレクタ電流が少なく
なると、抵抗１１による電圧降下が少なくなるため、コ
ンデンサ１５への充１１１Ｍ流が増加する。

したがって、スレッショルドレベルに達する時間が速く
なる。すなわち、単安定マルチバイブレータ７の出力パ
ルスの立ち上がり位相が進むことになる。このようにし
て、トランジスタ１７のコレクタ電流によってパルスの
位相を調整できる。

位相が遅れたり進んだパル支は単安定マルチバイブレー
タ６によって第２図（ｆ）に示すように、パルス幅Ｔ１
のパルスに波形整形されるため、映像中間周波増幅回路
１にはパルス幅が一定で位相が変化し得るパルスが入力
されることになる。映像中間周波増幅回路１のキードＡ
ＧＣ動作では、水平同期信号と入力パルスの所要位相関
係は前述の第４図に示したとおりである。今、第４図に
おけるｔｌの位相差を持つように可変抵抗１６を調整す
れば、以復何らかの原因で水平パルスと水平同期信号の
位相がずれても上述の動作で、その位相差をｔｌに保つ
ことができる。たとえば、水平同期信号よりも水平パル
スの位相が進むと、ＥＸＯＲゲート８の出力パルス幅が
拡がり、その平均電圧が増えた分だけトランジスタ１７
のベース電流も増加する。したがって、コレクタ電流が
増加し、コンデンサ１５への充電時間が長くなって、単
安定マルチバイブレータ７の出力パルスの立ち上がりが
遅れる。すなわち、同期信号に対して、映像中間周波増
幅回路１に入力される水平パルスの位相が遅れるという
ように働く。

なお、上述の実施例では、同期分離回路３の出力で同期
回路４を駆動するようにしているが、同期分離回路３と
同期系とを別に設け、その出力をＥＸＯＲゲート８に入
力するようにしてもよい。

［発明の効果］ 以上のように、この発明によれば、同期信号分離回路に
よって分離された水平同期信号と水平フライバックパル
スをトリガとして単安定マルチバイブレータから得られ
たパルスとの位相を比較し、その出力を積分して単安定
マルチバイブレータの出力パルス幅を制御するように構
成したので、映像信号とラスタの位相関係とを変化させ
ることなく、水平同期信号とキードＡＧＣ用水平パルス
の位相を調整することができる。しかも、各放送局ごと
に水平同期信号の幅が変化して、同期分離回路の出力パ
ルスの位相が変化しても、映像中間周波増幅回路に安定
した位相と安定したパルス幅のパルスを与えることがで
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図である。第２
図は第１図の各部の波形図である。第３図は従来のキー
ドＡＧＣ回路のブロック図である。 第４図はキードＡＧＣ回路が動作するのに必要な水平パ
ルスと水平同期信号に対する位相関係を表わした波形図
である。 図において、１は映像中間周波増幅回路、３は同期分離
回路、５．６．７は単安定マルチバイブレータ、８はＥ
ＸＯＲゲート、９は積分回路、１０はフライバックトラ
ンス、１１．１２．１３は抵抗、１５はコンデンサ、１
６は可変抵抗、１７はトランジスタを示す。

Claims (2)

【特許請求の範囲】
1. （１）水平フライバックパルスを用いて、受信波形の水
   平同期信号だけを抜き取り、ＡＧＣ電圧とするようなキ
   ードＡＧＣ回路であって、映像中間周波増幅回路と、 前記映像中間周波増幅回路の検波出力から水平同期信号
   を抜き取る同期信号分離回路と、 前記水平フライバックパルスをトリガ入力として受ける
   単安定マルチバイブレータと、 前記同期信号分離回路によつて抜き取られた水平周期信
   号と前記単安定マルチバイブレータの出力との位相を比
   較する位相比較回路と、 前記位相比較回路の出力を積分して、前記単安定マルチ
   バイブレータの出力パルス幅を制御する積分回路とを備
   えた、キードＡＧＣ回路。
2. （２）さらに、前記同期信号分離回路によつて抜き取ら
   れた水平周期信号のパルス幅を可変して、前記位相比較
   回路に与えるパルス幅可変回路を含む、特許請求の範囲
   第１項記載のキードＡＧＣ回路。