JPS63249251A - バス接続検出器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、プログラマブルコントローラ（以下ｐｃと
いう）等の制御装置に多数の検出器から共通のバスを介
して夫々の検出信号を取りこむことが可能なバス接続検
出器に関する。

従来技術及びその問題点 例えば、複数の検出器の検出信号をＰＣ等の制°　御装
置に入力させる場合、従来は各検出器の片側の信号線と
反対側のコモン線と各検出器への共通給電線２本とを配
線する必要があったので、検出器が多数ある場合は配線
がかさ張って、小型精巧な機器では配線用スペースがと
れなくなるという問題があり、また検出器を追加増設す
る場合は、予備線がなければ制御装置との間に新たに配
線を設けねばならず、作業が面倒であった。

本発明の目的は、各、検出器にｃｐｕを内蔵させて制御
装置によるポーリングを可能にすることにより、すべて
の検出器の検出信号を２本のハスを介して制御装置に入
力させることができるバス接続検出器を提供するにある
。

問題点を解決するための手段 本発明は、上記目的達成のため、共通のハスにより制御
装置に接続し、内容するｃｐｕにより前記制御装置によ
るポーリングが可能なバス接続検出器の構成を要旨とす
る。

作　　　　　　用 各検出器にはアドレスを付加しておき、制御装置が各検
出器をバスを通じて逐次アドレス別に選択すると、選択
された検出器は検出信号があればこれをバスを通じて制
御装置に送信する。制御装置においては送信された検出
信号を当該アドレスのメモリに入力し、従来と同様に処
理をする。

実　　　施　　　例 第１図において、複数の検出器１は０Ｏ−ＦＦのアドレ
スが付されており、各々の信号線２は２本の共通バス３
によりＰＣ４の入カニニット５の端子６に接続される。

各検出器１内には周知の１チツプＣＰＵが内蔵され、ま
た各検出器ｌには共通のＤＣ給電線７からＣＰＵ用と検
出信号用電流が供給される。

ＰＣ４は検出器１をアドレス別に逐次選択して検出信号
を入力するポーリング機能を具えており、入カニニット
５からバス３に ＳＴＸ、検出器アドレス、Ｅ、ＴＸ の信号を送出すると、当該アドレスの検出器１はＳＴＸ
、オン又はオフ、ＥＴＸ の信号を返送し、オンならばＰＯ４内の当該アドレスの
リレーを作動させて検出信号を該リレーを通じてメモリ
ーに書きこむ。この動作を各アドレスについて逐次実行
していく。

第２図は、上記ポーリング動作を実行するフローチャー
トを示し、図中Ｐ１〜Ｐ８はフローチャートの各ステッ
プを示す。ＰＣ内に書きこまれたプログラムがスタート
して、Ｐｌで検出器アドレス“００”が指定されると、
Ｐ２てこのアドレス信号がＰＣから送信され、ｔｏ秒待
ちの後、当該アドレスの検出器からの応答信号の有無を
検出する（Ｐ４）。ＹＥＳならばＰＣ内の当該アドレス
の内部リレーが作動して検出信号を入力し、ＮＯならば
該内部リレーは作動しない。ついでＰｌで検出器アドレ
スが最終アドレスか否かを判断し、ＹＥＳならばＰ２〜
Ｐ７のステップを繰り返し、ＮＯならば検出器アドレス
を１つ進めて（Ｐ８）Ｐ２〜Ｐ７のステップを繰り返す
。

発明の効果 本発明は上記構成を有し、検出器はすべて２本の共通給
電線と制御装置に接続する同じく２本の共通バスに接続
されるから、配線量を従来よりも著しく減少しうる効果
があり、これに伴い配線用パイプの太さも１６ｍｍで足
り、配線費の節減と配線用スペースの縮少に寄与すると
ころ大なるものがあり、また検出器の増設が容易となる
効果がある。

【図面の簡単な説明】

第１図は本発明の実施例の配線図、第２図はポーリング
動作説明用フローチャートである。 ■・・・検出器　　　　　　　３・・・バス４・・・制
御装置 代理人　弁理士　祐用尉−外２名 第２図

Claims (1)

【特許請求の範囲】
1. 共通のバスにより制御装置に接続し、内蔵するＣＰＵに
   より前記制御装置によるポーリングが可能なバス接続検
   出器。