JPS63250213A - ドライブ回路 - Google Patents
ドライブ回路Info
- Publication number
- JPS63250213A JPS63250213A JP62084245A JP8424587A JPS63250213A JP S63250213 A JPS63250213 A JP S63250213A JP 62084245 A JP62084245 A JP 62084245A JP 8424587 A JP8424587 A JP 8424587A JP S63250213 A JPS63250213 A JP S63250213A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reverse bias
- diode
- turned
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電力変換装置における自己消弧形素子のドラ
イブ回路に関するものである。
イブ回路に関するものである。
第3図は例えば電気学会技術報告(11部)第162号
電力変換装置における自己消弧形素子応用の技術動向(
昭和59年1月20日電気学会発行)pH3,19図を
要約して示した従来のドライブ回路の回路図である。図
において、1,2゜3はトランジスタで、トランジスタ
1はトランジスタ2をオンする信号を与えるためのもの
であシ、トランジスタ3はトランジスタ2をオフする時
、トランジスタ2のベース−エミッタ間に逆バイアスを
与えるためのものでらる。4,5は直流電源。
電力変換装置における自己消弧形素子応用の技術動向(
昭和59年1月20日電気学会発行)pH3,19図を
要約して示した従来のドライブ回路の回路図である。図
において、1,2゜3はトランジスタで、トランジスタ
1はトランジスタ2をオンする信号を与えるためのもの
であシ、トランジスタ3はトランジスタ2をオフする時
、トランジスタ2のベース−エミッタ間に逆バイアスを
与えるためのものでらる。4,5は直流電源。
6は抵抗器である。
次に動作について説明する。自己消弧形素子であるトラ
ンジスタ2をオンする時は第2の半導体スイッチング素
子である。トランジスタ3はオフの状態にしておき、第
1の半導体スイッチング素子であるトランジスタ1をオ
ンにして、直流電源4によシ抵抗器5を通じてトランジ
スタ2にベース電流を流す。また、トランジスタ2をオ
フする時はターンオフ時間を短くするため、トランジス
タ1をオフすると共にトランジスタ3をオンにして直流
電源5よシトランジスタ2のベース一二ミツタ間に逆バ
イアスをかけ、残留蓄積キャリアを短時間に消滅させて
いる。
ンジスタ2をオンする時は第2の半導体スイッチング素
子である。トランジスタ3はオフの状態にしておき、第
1の半導体スイッチング素子であるトランジスタ1をオ
ンにして、直流電源4によシ抵抗器5を通じてトランジ
スタ2にベース電流を流す。また、トランジスタ2をオ
フする時はターンオフ時間を短くするため、トランジス
タ1をオフすると共にトランジスタ3をオンにして直流
電源5よシトランジスタ2のベース一二ミツタ間に逆バ
イアスをかけ、残留蓄積キャリアを短時間に消滅させて
いる。
従来のドライブ回路では、トランジスタ2をオフさせる
ときに逆バイアス回路の電線路が長い場合、電線路の浮
遊インダクタンスとトランジスタ2のベース−エミッタ
間のキャパシタンスとで逆バイアス電流が振動して正方
向のベース電流となることがあり、トランジスタ2が誤
点弧する恐れがあった。そこで振動を押えるために大き
な制動抵抗器を入れると、充分な逆バイアス電流が流れ
ずターンオフ時間が長くかかるなどの問題点があった。
ときに逆バイアス回路の電線路が長い場合、電線路の浮
遊インダクタンスとトランジスタ2のベース−エミッタ
間のキャパシタンスとで逆バイアス電流が振動して正方
向のベース電流となることがあり、トランジスタ2が誤
点弧する恐れがあった。そこで振動を押えるために大き
な制動抵抗器を入れると、充分な逆バイアス電流が流れ
ずターンオフ時間が長くかかるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、逆バイアス電流の振動を押えて誤点弧を防止
するとともに充分な逆バイアス電流を流して自己消弧形
素子のターンオフ時間を短くすることができるドライブ
回路を得ることを目的とする。
たもので、逆バイアス電流の振動を押えて誤点弧を防止
するとともに充分な逆バイアス電流を流して自己消弧形
素子のターンオフ時間を短くすることができるドライブ
回路を得ることを目的とする。
この発明に係るドライブ回路は、逆バイアス回路に制動
抵抗器とダイオードを並列に接続し、逆バイアス′成流
がダイオードの順方向となるように接続したものである
。
抵抗器とダイオードを並列に接続し、逆バイアス′成流
がダイオードの順方向となるように接続したものである
。
この発明におけるドライブ回路は、逆バイアス電流に対
して順方向にダイオードが接続されているので、光分な
電流を流すことができるため残留蓄積キャリアを速く消
滅させてターンオフ時間を短縮させることができ、また
振動で電流が反転した場合はダイオードは逆方向となり
電流を阻止し、並列に接続されている制動抵抗器に流れ
て振動を押えて誤点弧を防止する。
して順方向にダイオードが接続されているので、光分な
電流を流すことができるため残留蓄積キャリアを速く消
滅させてターンオフ時間を短縮させることができ、また
振動で電流が反転した場合はダイオードは逆方向となり
電流を阻止し、並列に接続されている制動抵抗器に流れ
て振動を押えて誤点弧を防止する。
〔実施例」
以下、この発明の一実施例を図について説明する。第1
図はこの発明の一実施例を示す回路図で、第1図におい
て第3図と同一構成部分には同一符号を付してその説明
を省略する。
図はこの発明の一実施例を示す回路図で、第1図におい
て第3図と同一構成部分には同一符号を付してその説明
を省略する。
図において、7は振動を押える制動抵抗器、8は逆バイ
アス電流をバイパスさせるダイオードで、上記制動抵抗
器7に対して並列に接続されている。
アス電流をバイパスさせるダイオードで、上記制動抵抗
器7に対して並列に接続されている。
次に動作について説明する。
トランジスタ2をオンさせる時はトランジスタ3をオフ
の状態にしておき、トランジスタ1をオンにして直流電
源4により抵抗器6を介してトランジスタ2にベース電
流を流す。また、トランジスタ2をオフさせる時はトラ
ンジスタ1をオフするとともにトランジスタ3をオンさ
せて直流電源5によりダイオード8に逆バイアス環流を
流す。
の状態にしておき、トランジスタ1をオンにして直流電
源4により抵抗器6を介してトランジスタ2にベース電
流を流す。また、トランジスタ2をオフさせる時はトラ
ンジスタ1をオフするとともにトランジスタ3をオンさ
せて直流電源5によりダイオード8に逆バイアス環流を
流す。
これによりトランジスタ2のベース−エミッタ間に逆バ
イアスが掛り残留蓄積キャリアを速く消滅させてターン
オフ時間を短縮させる。この際、逆バイアス電流が電線
路の浮遊インダクタンスとトランジスタ2のベース−エ
ミッタ間のキャパシタンスとにより振動して反転した場
合、ダイオード8は逆方向となり制動抵抗器γに電流が
流れ振動を押えて誤点弧を防止する。
イアスが掛り残留蓄積キャリアを速く消滅させてターン
オフ時間を短縮させる。この際、逆バイアス電流が電線
路の浮遊インダクタンスとトランジスタ2のベース−エ
ミッタ間のキャパシタンスとにより振動して反転した場
合、ダイオード8は逆方向となり制動抵抗器γに電流が
流れ振動を押えて誤点弧を防止する。
なお、上記実施例ではバイポーラトランジスタの場合に
ついて説明したが、第2図に示すように半導体スイッチ
ング素子としてのバイポーラトランジスタ1.3に代え
てMOSFET10.11を設けると共に、自己消弧形
素子としてのバイポーラトランジスタ2に代えてBi−
MO8ダーリントントランジスタ9を設け、この131
−MO8ダーリントントランジスタ9のMOSFETに
よるドライブ回路の逆バイアス回路に制動抵抗器Tを挿
入し、この制動抵抗器7に並列に逆バイアス電流をバイ
パスさせるダイオード8を接続した場合も同様の効果を
奏する。
ついて説明したが、第2図に示すように半導体スイッチ
ング素子としてのバイポーラトランジスタ1.3に代え
てMOSFET10.11を設けると共に、自己消弧形
素子としてのバイポーラトランジスタ2に代えてBi−
MO8ダーリントントランジスタ9を設け、この131
−MO8ダーリントントランジスタ9のMOSFETに
よるドライブ回路の逆バイアス回路に制動抵抗器Tを挿
入し、この制動抵抗器7に並列に逆バイアス電流をバイ
パスさせるダイオード8を接続した場合も同様の効果を
奏する。
以上のように、この発明によれば、ドライブ回路の逆バ
イアス回路に抵抗とダイオードとを挿入すると共に、こ
の抵抗に並列に逆バイアス電流をバイパスさせるダイオ
ードを接続するように構成したので、ターンオフ時間を
短くするとともに逆バイアス電流の振動を押えて誤点弧
を防止し、自己消弧形素子を安定に動作させることがで
きるという効果が得られる。
イアス回路に抵抗とダイオードとを挿入すると共に、こ
の抵抗に並列に逆バイアス電流をバイパスさせるダイオ
ードを接続するように構成したので、ターンオフ時間を
短くするとともに逆バイアス電流の振動を押えて誤点弧
を防止し、自己消弧形素子を安定に動作させることがで
きるという効果が得られる。
第1図はこの発明の一実施例によるドライブ回路を示す
回路図、第2図はこの考案の他の実施例によるドライブ
回路を示す回路図、第3図は従来のドライブ回路を示す
回路図である。 1.2.3はトランジスタ、4,5は直流電源、6は抵
抗器、7は制動抵抗器、8はダイオード、9はB1−M
OSダーリントントランジスタ、10゜11はM OS
I!’ E T 0 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 (外2名) 第1図 1.2.3 : トラレジスタ 7:智]動I版;几渚象 8:クイ万一ト 第2図 10.11:MO5FET
回路図、第2図はこの考案の他の実施例によるドライブ
回路を示す回路図、第3図は従来のドライブ回路を示す
回路図である。 1.2.3はトランジスタ、4,5は直流電源、6は抵
抗器、7は制動抵抗器、8はダイオード、9はB1−M
OSダーリントントランジスタ、10゜11はM OS
I!’ E T 0 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 (外2名) 第1図 1.2.3 : トラレジスタ 7:智]動I版;几渚象 8:クイ万一ト 第2図 10.11:MO5FET
Claims (1)
- 第1および第2の半導体スイッチング素子を直列に接続
したバイアス回路に自己消弧形素子のベースを接続し、
上記第1あるいは第2の半導体スイッチング素子を交互
にオンさせることにより上記自己消弧形素子をオン・オ
フさせるようにしたドライブ回路において、抵抗とダイ
オードとの並列回路を、上記ダイオードが順方向になる
ように逆バイアス回路に直列に接続し、上記自己消弧形
素子の誤点弧をなくすと共にターンオフ時間を短縮させ
たことを特徴とするドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62084245A JPS63250213A (ja) | 1987-04-06 | 1987-04-06 | ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62084245A JPS63250213A (ja) | 1987-04-06 | 1987-04-06 | ドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63250213A true JPS63250213A (ja) | 1988-10-18 |
Family
ID=13825073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62084245A Pending JPS63250213A (ja) | 1987-04-06 | 1987-04-06 | ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63250213A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552594B2 (en) | 1997-03-27 | 2003-04-22 | Winbond Electronics, Corp. | Output buffer with improved ESD protection |
| WO2009011091A1 (ja) * | 2007-07-18 | 2009-01-22 | Panasonic Corporation | スイッチング電源装置 |
-
1987
- 1987-04-06 JP JP62084245A patent/JPS63250213A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552594B2 (en) | 1997-03-27 | 2003-04-22 | Winbond Electronics, Corp. | Output buffer with improved ESD protection |
| WO2009011091A1 (ja) * | 2007-07-18 | 2009-01-22 | Panasonic Corporation | スイッチング電源装置 |
| JPWO2009011091A1 (ja) * | 2007-07-18 | 2010-09-16 | パナソニック株式会社 | スイッチング電源装置 |
| US8351230B2 (en) | 2007-07-18 | 2013-01-08 | Panasonic Corporation | Switching power supply with plural resonant converters and variable frequency |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| WO2024257398A1 (ja) | 上アーム駆動回路 | |
| JPH05268769A (ja) | H−ブリッジ復帰再循環回路 | |
| JP4204119B2 (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JPS6223060Y2 (ja) | ||
| JPS6269718A (ja) | モノリシツク集積化制御回路 | |
| JPS631592Y2 (ja) | ||
| KR0111806Y1 (ko) | 스위칭 소자 구동 회로 | |
| JPS6040217B2 (ja) | 半導体スイッチ素子の駆動回路 | |
| KR850001780Y1 (ko) | 파워 트랜지스터의 구동회로 | |
| SU1538223A1 (ru) | Усилитель мощности класса Д | |
| JPH02137516A (ja) | 半導体スイッチ駆動回路 | |
| SU1223333A1 (ru) | Двухтактный усилитель мощности | |
| JPS595746A (ja) | コイル駆動回路 | |
| JPH09232929A (ja) | レベルシフト回路 | |
| SU1714804A1 (ru) | Переключатель тока | |
| JPS6271329A (ja) | 半導体集積回路 | |
| JPS63276324A (ja) | 電力変換器の出力回路 | |
| JPS59156163A (ja) | トランジスタのベ−ス駆動回路 | |
| JPH0433569A (ja) | 電流駆動型半導体スイッチの駆動回路 | |
| JPS61285081A (ja) | インバ−タ回路 | |
| JPS5890809A (ja) | 外部配線によるダ−リントン接続回路 | |
| JPS63128814A (ja) | レベル変換回路 | |
| JPS6288419A (ja) | 複合形スイツチ回路 | |
| JPS62207175A (ja) | インバ−タ装置 |