JPS63252070A - フイ−ドバツククランプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はクランクパルスの印加期間に入力される信号
の直流再生をおこなうように構成したフィードバックク
ランプ回路に関するものである。

［従来の技術］ 第４図は従来のフィードバッククランプ回路を示すブロ
ック図であり、同図において、（１）は差動バッファ回
路で、その非反転入力端子に入力信号が入力される。（
２）はサンプルホールド回路で、上記差動バッファ回路
（１）の出力に接続されている。（３）は低域通過フィ
ルタ（以下、ＬＰＦと称す）で、上記サンプルホールド
回路（２）の出力に後続されている。（４）は基準電圧
発生回路で、クランプ電位を決める基準電圧を発生する
。

（５）は差動増幅器で、上記Ｌ　Ｐ　Ｆ　（３）の出力
が非反転入力端子に、かつ上記基準電圧発生回路（４）
の出力が反転入力端子に接続され、その出力が前記差動
バッファ回路（１）の反転入力端子に接続されている。

つぎに、上記構成の動作について説明する。

入力信号は差動バッファ回路（１）の非反転入力端子に
入力され、その出力か信号出力として外部に出力される
とともに、サンプルホールド回路（２）に入力される。

このサンプルホールド回路（２）に、クランプパルスが
入力されており、そのクランプパルスの印加期間の入力
信号の平均レベルか次のクランプパルス印加期間までホ
ールドされる。

第５図は上記サンプルホールド回路（２）の−例を示す
回路図てあって、同図において入力バッファ回路（６）
から出力された信号は、サンプルパルス印加期間中、ス
イッチ（７）によりコンデンサ（９）に印加され、この
コンデンサ（９）は入力のサンプルパルス印加期間の平
均電位まで充電され、その電位か出力バッファ（８）か
ら出力される。

ついで、上記サンプルホールド回路（２）の出力がＬ　
Ｐ　Ｆ　（３）に入力されて、直流再生に不必要な高域
成分か除去されたのち、差動増幅器（５）の非反転入力
端子に人力される。この差動増幅器（５）の反転入力端
子に基準電圧発生回路（４）の出力であるクランプ電位
か入力され、ここてクランプ電位ＶＲＥＦと上記Ｌ　Ｐ
　Ｆ　（：ｌ）の出力とか比較され、その差分か増幅さ
れる。つづいて、上記差動増幅器（５）の出力か上記バ
ッファ回路（１）の反転入力端子に入力されることによ
って負帰還ループを構成する。クランプパルス印加期間
のレベルが基準電位Ｖ　ＲＥＦより大きいとき、上記バ
ッファ（１）の出力を低下させ、小さいとき、上記バッ
ファ（１）の出力を上昇させる方向に制御されて、クラ
ンプパルス印加期間の平均値電位を基準電位Ｖ　ＲＥＦ
に収束する。

［発明か解決しようとする問題点］ 従来のフィードバッククランプ回路は以上のように構成
されているのて、電源投入時などクランプパルスか入力
されていない時、正しい基準電位との差分が得られず、
出力信号か最大時にバッファ回路の電源電位に達する。

また、長時間にわたってクランプパルスか欠゛落した場
合も第５図に示したサンプルホールド回路のコンデンサ
の電位が出力バッファ回路の入力端子への漏れ電流によ
り変化して、上述のように出力信号か所定のクランプ電
位に対して大きくかけ離れたものになるという問題点か
あった。

この発明は上記のような問題点を解消するためになされ
たもので、クランプパルスかない場合や長時間欠落した
場合に、入力信号レベルの平均値を基準電位付近に固定
することかできるフィードバッククランプ回路を提供す
ることを目的とする。

［問題点を解決するための手段］ この発明にかかるフィードバッククランプ回路は、クラ
ンプパルスかある一定期間以上欠落した場合、サンプル
ホールド回路をバイパスするアナログスイッチ回路を閉
じる制御信号を出力するように構成したことを特徴とす
る。

［作用］ この発明によれば、電源投入などクランプパルスの入力
かない時や長時間にわたってクランプパルスか欠落した
場合、パルス検出回路からの制御信号によってアナログ
スイッチ回路を閉じる。これによって、入力信号の全体
の平均電位か基準電位に固定されることとなり、出力信
号かクランプ電位に対して大きくかけ離れることを防止
する。

［発明の実施例］ 以下、この発明の一実施例を図面にもとづいて説明する
。

第１図はこの発明の一実施例によるフィードバッククラ
ンプ回路を示すブロック図てあり、同図において、（１
）〜（５）は第４図て示す従来例と同一の構成であるた
め、同一符号を付して、それらの詳しい説明は省略する
。

第１図において、（ｌＯ）はクランプパルスか入力され
たパルス検出回路、（１１）はアナログスイッチ回路で
、上記サンプルホールド回路（４）の入力と出力とに接
続されて、そのサンプルホールド回路（４）に対してバ
イパスされているとともに、上記パルス検出回路（１０
）の出力により開成制御される。

第２図は、−上記パルス検出回路を示す回路図であり、
同図において、（１２）はクランプパルスか入力された
抵抗器、（１３）は上記抵抗器（ＩＺ）の他端に一端か
接続され、他端が接地されたコンデンサ、（１４）は上
記抵抗器（１２）とコンデンサ（１３）にベースか接続
され、エミッタか接地されたトランジスタ、（１５）は
電源と上記トランジスタ（１４）のコレクタ間に挿入さ
れた抵抗器である。、（１０３）は上記トランジスタ（
１４）のコレクタからとり出された制御信号出力である
。

つぎに、上記構成の動作について説明する。

第１図において、クランプパルスか入力された時の動作
は従来例と同様であるか、何らかの原因によってクラン
プパルスが入力されない時、あるいは長時間にわたって
クランプパルスが欠落した場合、パルス検出回路（ｌＯ
）により制御信号を出力し、アナログスイッチ回路（１
１）を閉じることにより負帰還ループを閉じ、入力信号
の平均電位を基準電位Ｖ　ＲＥＦに固定する。

第２図において、クランプパルス入力（１０１）は、抵
抗器（１２）とコンデンサ（１３）によって積分される
。この積分回路の時定数ＲＣは、クランプパルス欠落許
容期間とほぼ等しくなる。このようすを第３図に示す。

同図において、（ａ）は入力クランプパルスであり、（
ｂ）はその積分出力である。

こり積分出力（１０２）はトランジスタ（１４）のベー
スに人力されて、クランプパルス（１０１）か入力され
ているあいた、トランジスタ（１４）はＯＮ状態となり
、制御信号出力（１０３）は　’　ＬＯＷ　”である。

クランプパルス（１０１）か止ると、上記積分出力（＋
０２）の電位は次第に下かり、やがてトランジスタ（１
４）はＯＦＦ状態となり、制御信号出力（１０３）は　
°’　Ｉｌ［Ｇ１１”となる。

なお、上記実施例では、アナログスイッチ回路を用いて
サンプルホールド回路のバイパスをおこなったか、サン
プルホールド回路をサンプル状態に固定しても同様の効
果か得られる。

また、パルス検出回路出力によって基準電圧の電位を切
り替えるように構成すれば、クランプパルス欠落時のク
ランプ電位を任意に設定することもてきる。

［発明の効果］ 以上のように、この発明によれば、クランプパルスが欠
落しても入力信号レベルの平均値を基準電位付近にクラ
ンプすることができるので、入力信号に対して大きくか
け離れた出力を防止することかできる。またクランプパ
ルス復帰時の応答も早いという効果かある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるクランプ回路を示す
ブロック図、第２図はこの発明の一実施例によるパルス
検出回路の構成例を示す回路図、第３図は上記パルス検
出回路の動作を示す説明ＩＪ、第４図は従来のクランプ
回路を示すブロック図、第５１図はサンプルホールド回
路の構成例を示す回路図である。 （１）・・・差動バッファ回路、（２）・・・差動増幅
器、（３）・・・低域通過フィルタ、（４）・・・サン
プルホールド回路、　（５）・・・基準電圧発生回路、
（１０）・・・パルス検出回路、（１１）・・・アナロ
グスイッチ回路。 なお、図中の同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）差動バッファ回路と、この差動バッファ回路の出
   力に接続され、かつクランプパルスが入力されるサンプ
   ルホールド回路と、このサンプルホールド回路の出力に
   接続されて直流再生に不必要な高域成分を除去する低域
   通過フィルタと、基準電圧発生回路と、上記バッファ回
   路に接続されかつ上記基準電圧発生回路により決定され
   るクランプ電位と上記低域通過フィルタの出力電位とを
   比較してその差分を増幅する差動増幅器とを備え、クラ
   ンプパルスの印加期間の入力信号に対して直流再生をお
   こなうように構成したフィードバッククランプ回路にお
   いて、上記サンプルホールド回路をバイパスするアナロ
   グスイッチ回路と、入力クランプパルスがある一定期間
   以上存在しない場合、上記アナログスイッチ回路を閉じ
   る制御信号を出力するパルス検出回路とを備えたことを
   特徴とするフィードバッククランプ回路。