JPS63254812A - オ−バサンプル形ａ／ｄ変換器用ロ−ルオフフイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はオーバサンプル形Ａ／Ｄ変換器用ロールオフフ
ィルタに関する。

（従来の技術〕 まず、オーバサンプル形Ａ／１）変換器用ロールフィル
タの特性を説明し、その後に従来の構成例を説明する。

ロールオフフィルタの入力から出力への伝達関数Ｈ（ｚ
）は。

ｎヰ０ で弄わされる。ここでｈ（ｎ）はフィルタの係数、Ｎは
フィルタのタップ数、ｚ−ｅ３＠ｚ＋ｒｆ／　ｆｓ　テ
あり、ｊは虚数単位、ｅは自然対数の底、πは円周率、
ｆｓは標本化周波数、ｆは信号周波数をそｎぞれ示して
いる。

このフィルタの係数ｈ　（ｎｌとして。

のようにとるものがある。第２図はこのフィルタ係数の
グラフである。図から明らかなように台形の特性となる
。

第３図はこのようなフィルタの従来例を示す図である。

入力ディジタル信号５１は、順次遅延器６１゜６２、・
・・・・・に入力される。入力ディジタル信号５１およ
び各遅延器６１，６２．・・・・・・の出力はそれぞれ
乗算器７１，７２，７３．・・・・・・に入力される。

乗算器７１では入力ディジタル信号５１とフィルタ係数
ｈ　（ｏ）との積が５乗算器７２では遅延器６１からの
出力信号とフィルタ係数ｈ（ｌｌとの積が１乗算器７３
では遅延器６２からの出力信号とフィルタ係数ｈ（２）
との積がそれぞれ採られる。

そして乗算器７１の出力には加算器８１で乗算器７２の
出力が加算され、加算器８１の出力には加算器８２で乗
算器７２の出力が加算され、以下同様に順次加算さｊ％
出力デイジタル信号５２を得ることができる。

（発明が解決しようとする問題点） さて、上述したオーバサンプル用Ａ／Ｄ変換器ではディ
ジタル信号とフィルタ係数との積をとるための乗算器を
用いているので、ハードウェアの規模が太きぐなるとい
う欠点があった。

本発明の目的は上記欠点を解決するもので、乗算器を不
要とするオーバサンプル形Ａ／Ｄ変換器用ロールオフフ
ィルタを提供することにある。

（問題点を解決するための手段） 前記目的を達成するために本発明によるオーバサンプル
形Ａ／Ｄｆ換器用ロールオフフィルタはフィルタ係数ｈ
　（ｎ）が台形であるようなオーバサンプル形Ａ／ＤＫ
換器用ロールオフフィルタにおいて、入力ディジタル信
号を入力とする微分器と、前記微分器出力をｋ−１回順
次遅延させ、前記微分器出力に１回毎の遅延信号を加算
していきｋ−１回加算する第１回路と、前記微分器出力
をｋ−１回順次遅延させた信号をＮ−（２ｋ＋１　）回
遅延させる第１遅延部と、前記遅延部出方をに回順次遅
延させ、前記第１回路の加算出力に１回毎の遅延信号を
減算していきに回減算する第２回路と、前記第２回路の
減算出力と前記微分器出方とを加算する加算器と、前記
加算器出力を遅延させる第２遅延部と、前記第２遅延部
出方を２回積分する積分器とから構成されている。

次に本発明の原理について説明する。

ロールオフフィルタの入力から出力への伝達関数は従来
例のところでも説明したようにで表わすことができる。

ここで。

”（ＩＩ）”　　ｈ（ｎ＋１ンーｈ（ｎ）−・・川・曲
曲（３１とおぐ。ｎｘ（１，１、・・川−Ｎ−１、ｈ（
Ｎ）ｃ。

いま、 を考え、（３）を（１）に代入すると、ここで、 ”　Ｚ　（Ｈ（ｚ）　−ｈ　（０）　）　−Ｈ（ｚ）−
（Ｚ　−１）　Ｈ（ｚ）　−Ｚ　ｈ（ｏ）　　　　とな
る。

よって る。さらに（５）は。

・・・・・・・・・・・・（６） と変形できる。この（１−Ｚ）は直流成分が入力され、
オーバーフローするのを防ぐための微分器に相当する。

つぎに＋２＋　、　（３１よＶ％ となるためＨ’（ｚ）を構成する場合には、乗算器が不
要となる。

（実　施　例） 次に本発明の実施例について、Ｎ−１１，に−４を代入
した場合を説明する。

＋２１！　ｔ）　　ｈ（０）−１、ｈ（１１−２、・・
・−・・、ｈ（３）−４ｈ（４）−５、−・−・・−、
ｈ（６）−５ｈ（７）−４、ｈ（８）＝　３　、・・・
・・・、　ｈ（１０）−１となっているので。

である。

以下、伝達関数（６）と等価な回路を第１図に示し、そ
の動作を説明する。

入力ディジタル信号ｌは遅延器３１で遅延させらｎｌ、
加算器３２で、入力ディジタル信号ｌと遅延器３１から
の出力ディジタル信号との間で減算がなさｎ、出力ディ
ジタル信号４が出力さ詐る。

さらに遅延器１１には、加算器３２からの出力ディジタ
ル信号４が入力さｎ、遅延器１２〜２０には、遅延器１
１〜１９の出力ディジタル信号が順次入力さｎてい〈。

加算器２１では、加算器３２の出力ディジタル信号４と
遅延器１１の出力ディジタル信号とが加えられ、加算器
２２．２３では、Ｇ々、７ＩＯ算器２１．ｊ２からの出
力ディジタル信号と、遅延器１２．１３からの出力ディ
ジタル信号とが加えられる。加算器２６〜３０では、加
算器２３．２６〜２９からの出力ディジタル信号と。

遅延器１６〜２０からの出力ディジタル信号との間で減
算がなされ、加算器３０から出力ディジタル信号３が出
力さ１．る。

さらに、加算器３０からの出力ディジタル信号３と加算
器３２からの出力ディジタル信号４は、加算器３３で加
算され、遅延器３４に入力される。遅延器３４からは出
力ディジタル信号５が出力さｎ、る。

加算器３５では、遅延器３６からの出力ディジタル信号
と、遅延器３４からの出力ディジタル信号５とが加算さ
ｆ′Ｌ１出力デイジタル信号６が出力される。出力ディ
ジタル信号６は遅延器３６に入力される。

さらに加算器３７では遅延器３８からの出力ディジタル
信号と、加算器３５からの出力ディジタル信号６が加算
され、出力ディジタル信号２が出力される。

出力ディジタル信号２は遅延器３８に入力される。

（発明の効果） 以上、説明したように、本発明によるオーバサンプル用
ロールオフフィルタは加算器と遅延器のみ必要で１乗算
器が不要となる。したがって、従来のロールオフフィル
タと比較して、ハードウェアの規模を小さくできるとい
う効果がある。

表口面の簡単な説明 第１図は本発明によるロールオフフィルタの実施例を示
す構成園、第２図はロールオフフィルタの係数を示す図
％第３図は従来のロールオフフィルタの構成を示す図で
ある。

ｌ・・・入力ディジタル信号 ２・・・出力ディジタル信号 ３・・・７ＩＯ算器３０出力デイジタル信号４・・・加
算器３２出力ディジタル信号５・・・遅延器３４出力デ
ィジタル信号６・・・加算器３５出力デイジタル信号１
１〜２０，３１．３４，３６．３８・・・遅延器２１〜
３０，３２，３３，３５．３７・・・加算器５１・・・
入力ディジタル信号 ５２・・・出力ディジタル信号 ６１．６２・・・遅延器 ７１．７２．７３・・・乗算器 ８１．８２・・・加算器

Claims (1)

【特許請求の範囲】
1. フィルタ係数ｈ（ｎ）が台形であるようなオーバサンプ
   ル形Ａ／Ｄ変換器用ロールオフフィルタにおいて、入力
   ディジタル信号を入力とする微分器と、前記微分器出力
   をｋ−１回順次遅延させ、前記微分器出力に１回毎の遅
   延信号を加算していきｋ−１回加算する第１回路と、前
   記微分器出力をｋ−１回順次遅延させた信号をＮ−（２
   ｋ＋１）回遅延させる第１遅延部と、前記遅延部出力を
   ｋ回順次遅延させ、前記第１回路の加算出力に１回毎の
   遅延信号を減算していきｋ回減算する第２回路と、前記
   第２回路の減算出力と前記微分器出力とを加算する加算
   器と、前記加算器出力を遅延させる第２遅延部と、前記
   第２遅延部出力を２回積分する積分器とから構成したこ
   とを特徴とするオーバサンプル形Ａ／Ｄ変換器用ロール
   オフフィルタ。