JPS6325743A - マイクロプログラム評価方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロプログラムの評価に関し、特にエラー
訂正コード部を備え九マイクロプログラムの評価に関す
る。

（従来の技術） 従来、この種のマイクロプログラムの評価は、評価プロ
グラムを実行させるだけで行っていたため、機械語レベ
ルの評価は進んでいたが、マイクロプログラムレベルで
は各マイクロプログラムを何回通過したのかを評価する
ことは進んでいなかった。

（発明が解決しようとする問題点） 上述し之従来のマイクロプログラム評価方式では、機械
語レベルの評価プログラムを実行させるだけであり、す
べてのマイクロプログラムを満足できるほど評価できる
ものではなかつ念。

従って、マイクロプログラムを評価してから、マイクロ
プログラム？搭載した装置ｕｋ出荷した後、−度も評価
されていないためにバグがマイクロプログラムから発見
されることがあった。

本発明の目的は、評価モード時にエラー訂正コード全備
えたマイクロプログラム？読出してエラー訂正コード部
が最大値に至るまでカウントアツプした後、マイクロプ
ログラムの記憶回路のエラー訂正コード部に書込んでお
き、評価を終了した後、サービスプロセサにより記憶回
路の内容を読出してエラー訂正コード部の直上判定する
ことによって上記欠点を除去し、マイクロプログラムの
バグ全完全に評価できるように構成したマイクロプログ
ラム評洒方式全提供することにある。

（問題点ケ解決するための手段） 本発明によるマイクロプログラム評価方式は記憶回路と
、アドレスレジスタと、コマ７　）−レジスタと、フリ
ップフロッグと、ＡＮＤゲートと、カウンタと、サービ
スプロセサと？具備して構成したものである。

記憶回路は、エラー訂正コード部全有するマイクロプロ
グラム全格納するためのものである。

アドレスレジスタは記憶回路のアドレスを格納する定め
のものであり、コマンドレジスタは記憶回路から出力さ
れるコマンド？格納するためのものである。

フリップフロッグは記憶回路のエラー訂正コード部をリ
セットするためのものであジ、ＡＮＤゲ−Ｈ−ｊフリッ
プフロップのリセット後にマイクロプログラムの実行？
評価モードにするためのものである。

カウンタは評価モード時にコマンドを記惟装置からコマ
ンドレジスタへ読出し、エラー訂正コード部ｋＡ大値に
なるまでカウントアツプし１、記憶回路のエラー訂正コ
ード部へ書込むためのものである。

サービスプロセサは評価の終了後に、記憶回路の内容に
！出してエラー訂正コード部の値全判定するためのもの
である。

（実　施　例） 次に、本発明について図面を参照して説明する。

第１図は、本発明によるマイクロプログラム評価方式を
実現する一実施例を示すブロック図である。第１図にお
いて、１０はサービスプロセサ、１１はマイクロプログ
ラム制御装置である。マイクロプログラム制御装置’ｌ
ｌｌにおいて、１はマイクロプログラムの記憶回路、２
は記憶回路１のアドレスレジスタ、３は記憶回路１の出
カケ保持するためのマイクロプログラム用コマンドレジ
スタ、４はマイクロプログラム制御装置１１に対してサ
ービスプロセサ１０からマイクロプログラム評価モード
？指定するためのフリップフロッグ、５はコマンドレジ
スタ３にセットされたマイクロプログラムのエラー訂正
コードＷ１５を最大値になるまでカウントアツプさせる
ためのカウンタ、６は記憶回路１のエラー訂正コード部
？書替えるために、記憶回路１のｊ、Ｍ込ミパルス？フ
リップフロップ４の出力によって有効化する九めのＡＮ
Ｄゲートである。

第２図は、第１図に示す装置の動作を説明するタイミン
グ図である。

以下、第２図全参照して第１図の動作を説明する。

第１マシンサイクルの第３相では、マイクロプログラム
アドレスａがアドレスレジスタ２にセットされる。第２
マシンサイクルの第１相では記憶回路ｌの内容が読出さ
れ、コマンドレジスタ３にマイクロプログラムコマンド
Ａとしてセットされる。第２マシンサイクルの第２相で
はコマンドレジスタ３にセットされたマイクロプログラ
ムコマンドＡのエラー訂正コード部のカウント値がカウ
ンタ５全通ってカウントアツプされ、記憶回路１のエラ
ー訂正コード部に書込まれる。マイクロプログラムコマ
ンドＡの次のアドレスｂが、第２マシンサイクルの第３
相でアドレスレジスタ２にセットされる。このようにし
てマイクロプログラムが実行されると、エラー訂正コー
ド部にマイクロプログラムの実行回数が書込まれる。

評価プログラムの走行後、データ信号線１゜Ｏ全通して
サービスプロセサ１０によって記憶回路１の内容を読出
し、マイクロプログラムのエラー訂正コード部の実行回
数を判定する。

上記の分類をすることＫより、評価の少ないマイクロプ
ログラム全見つけることができる。

（発明の効果） 以上説明し友ように不発明は、評価モード時にエラー訂
正コードを備えたマイクロプログラム″Ｉｔ読出してエ
ラー訂正コード部が最大値に至るまでカウントアツプし
た後、マイクロプログラムの記憶回路のエラー訂正コー
ド部に曹込んでおき、評価を終了した後、サービスプロ
セサにより記憶回路の内容を読出してエラー訂正コード
部の値を判定することによって、マイクロプログラムの
エラー訂正コード部によって実行回数を示すことができ
るので、マイクロプログラムの未評価部分を容易に知る
ごとができると云う効果がある。

【図面の簡単な説明】

第１図は、不発明によるマイクロプログラム評価方式を
実現する一実施例を示すブロック図である。 第２図は、第１図の動作全示すタイミング図である。 １・・・記憶回路　　２・・・アドレスレジスタ３・・
・コマンドレジスタ ４・・・フリップフロップ　　５・・・カウンタ６・・
・ＡＮＤゲート １０・・・サービスプロセサ １１・・・マイクロプログラム制御装置１００・・・信
号線

Claims (1)

【特許請求の範囲】
1. エラー訂正コード部を有するマイクロプログラムを格納
   するための記憶回路と、前記記憶回路のアドレスを格納
   するためのアドレスレジスタと、前記記憶回路から出力
   されるコマンドを格納するためのコマンドレジスタと、
   前記記憶回路のエラー訂正コード部をリセットするため
   のフリップフロップと、前記フリップフロップのリセッ
   ト後に前記マイクロプログラムの実行を評価モードにす
   るためのＡＮＤゲートと、前記評価モード時に前記コマ
   ンドを前記記憶装置から前記コマンドレジスタへ読出し
   、前記エラー訂正コード部を最大値になるまでカウント
   アップして前記記憶回路の前記エラー訂正コード部に書
   込むためのカウンタと、前記評価の終了後に、前記記憶
   回路の内容を読出して前記エラー訂正コード部の値を判
   定するためのサービスプロセサとを具備して構成したこ
   とを特徴とするマイクロプログラム評価方式。