JPS63257659A - プリンタヘツドの加熱防止回路 - Google Patents
プリンタヘツドの加熱防止回路Info
- Publication number
- JPS63257659A JPS63257659A JP62092651A JP9265187A JPS63257659A JP S63257659 A JPS63257659 A JP S63257659A JP 62092651 A JP62092651 A JP 62092651A JP 9265187 A JP9265187 A JP 9265187A JP S63257659 A JPS63257659 A JP S63257659A
- Authority
- JP
- Japan
- Prior art keywords
- head
- signal
- level
- circuit
- strobe signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 101100332287 Dictyostelium discoideum dst2 gene Proteins 0.000 description 2
- 101100264226 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) XRN1 gene Proteins 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/375—Protection arrangements against overheating
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Dot-Matrix Printers And Others (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、プリンティングヘッドの通電時間により階
調変化を得るビデオプリンタやファクシミリ用プリンタ
、例えば、感熱式サーマルプリンタ、昇華型熱転写プリ
ンタ、熱量によりドツトサイズを変える熱転写プリンタ
、及び、通電熱転写プリンタ、熱式インクジェット（バ
ブルジェット）プリンタ等のヘッドの過熱や損焼及び火
災防止回路に関する。
調変化を得るビデオプリンタやファクシミリ用プリンタ
、例えば、感熱式サーマルプリンタ、昇華型熱転写プリ
ンタ、熱量によりドツトサイズを変える熱転写プリンタ
、及び、通電熱転写プリンタ、熱式インクジェット（バ
ブルジェット）プリンタ等のヘッドの過熱や損焼及び火
災防止回路に関する。
この発明は、前述の方式のプリンタにおいて、階調に応
じてヘッドの通電時間を高速かつ確実に制御し、かつ異
常時にヘッドの通電を停止させ、ヘッドの損焼や火災を
防止する方法を提供するものである。つまり、ラインヘ
ッドの１つの発熱体に対し、１つのプリセット付カウン
タがあり、このプリセット付カウンタに階調データをセ
ットし、セット完了後もしくはストローブ信号がアクテ
ィブになった直後からヘッドの発熱体に通電し、ブリセ
ント付カウンタをカウント用クロックによりカウントし
、プリセット付カウンタがリセット時と同じ状態になる
まで前記ヘッドの発熱体に通電するものである。この時
、何らかの異常が発生し、前記カウンタ用クロックが停
止して、かつ前記ストローブ信号がアクティブになり続
けると、前記ヘッドの発熱体に通電しっばなしになると
いう現象が発生する。本発明は一定時間、カウンタ用り
ロフク信号が停止したり、ストローブ信号がアクティブ
になり続けたりした場合に回路内に備えられた抵抗、コ
ンデンサ等から構成されるタイマー回路の作用によりヘ
ッドの通電を停止させるものである。
じてヘッドの通電時間を高速かつ確実に制御し、かつ異
常時にヘッドの通電を停止させ、ヘッドの損焼や火災を
防止する方法を提供するものである。つまり、ラインヘ
ッドの１つの発熱体に対し、１つのプリセット付カウン
タがあり、このプリセット付カウンタに階調データをセ
ットし、セット完了後もしくはストローブ信号がアクテ
ィブになった直後からヘッドの発熱体に通電し、ブリセ
ント付カウンタをカウント用クロックによりカウントし
、プリセット付カウンタがリセット時と同じ状態になる
まで前記ヘッドの発熱体に通電するものである。この時
、何らかの異常が発生し、前記カウンタ用クロックが停
止して、かつ前記ストローブ信号がアクティブになり続
けると、前記ヘッドの発熱体に通電しっばなしになると
いう現象が発生する。本発明は一定時間、カウンタ用り
ロフク信号が停止したり、ストローブ信号がアクティブ
になり続けたりした場合に回路内に備えられた抵抗、コ
ンデンサ等から構成されるタイマー回路の作用によりヘ
ッドの通電を停止させるものである。
第２図は、従来のサーマルヘッドのドライバの回路図で
ある。図面において、１はデータをシリアル受信するた
めのシフトレジスタ、２はシフトレジスタ１のデータを
記憶するためのランチ、３はストローブ信号ＤＳＴＩ又
はＤＳＴ２の信号がアクティブになり続けた時でかつ、
ラッチ２のデータが対応するドツトに対しプリントを指
示するＨレベルの時、両者の論理積をとるゲートである
。 。
ある。図面において、１はデータをシリアル受信するた
めのシフトレジスタ、２はシフトレジスタ１のデータを
記憶するためのランチ、３はストローブ信号ＤＳＴＩ又
はＤＳＴ２の信号がアクティブになり続けた時でかつ、
ラッチ２のデータが対応するドツトに対しプリントを指
示するＨレベルの時、両者の論理積をとるゲートである
。 。
この出力がドライバ４を介してヘッドを駆動する。
しかし、従来のドライバではストローブ信号のＤＳＴＩ
又はＤＳＴ２が他の金属物等にショートしたり、オーブ
ン状態になったり、又は、コントロール回路（ＣＰ Ｕ
）が停止したりした場合に、ストローブ信号がアクティ
ブ状態になり続ける場合がある。この時、ラッチ２のデ
ータに対応するドツトに対しプリントを指示する■］レ
ベルの場合、ヘッドがｉＩ！電しっ放しになり、ヘッド
を損焼するという問題がある。又、第１図の駆動方式で
は、カウンタ用クロックが何らかの異常で停止すると通
電中の発熱体は通電しっ放しとなり、ヘッドを損焼する
という問題があった。
又はＤＳＴ２が他の金属物等にショートしたり、オーブ
ン状態になったり、又は、コントロール回路（ＣＰ Ｕ
）が停止したりした場合に、ストローブ信号がアクティ
ブ状態になり続ける場合がある。この時、ラッチ２のデ
ータに対応するドツトに対しプリントを指示する■］レ
ベルの場合、ヘッドがｉＩ！電しっ放しになり、ヘッド
を損焼するという問題がある。又、第１図の駆動方式で
は、カウンタ用クロックが何らかの異常で停止すると通
電中の発熱体は通電しっ放しとなり、ヘッドを損焼する
という問題があった。
上記問題点を除去する為、ストローブ信号系に対し、抵
抗とコンデンサからなる時定数によるタイマー回路を挿
入した。又、カウント用クロックに対しては、クロック
の停止を検出する手段としてダイオード等のスイッチン
グ素子による検波手段を具備し、又抵抗とコンデンサか
らなる時定数によるタイマー回路を付加し、さらに、前
記タイマーの出力により、ヘッドの通電が禁止できるよ
うな論理構成とした。
抗とコンデンサからなる時定数によるタイマー回路を挿
入した。又、カウント用クロックに対しては、クロック
の停止を検出する手段としてダイオード等のスイッチン
グ素子による検波手段を具備し、又抵抗とコンデンサか
らなる時定数によるタイマー回路を付加し、さらに、前
記タイマーの出力により、ヘッドの通電が禁止できるよ
うな論理構成とした。
この様にすると、一定時間以上、ストローブ信号がＨレ
ベル又はアクティブになり続けると自動的にヘッドへの
通電を停止させることができる。
ベル又はアクティブになり続けると自動的にヘッドへの
通電を停止させることができる。
特に、第１図の構成の駆動方式では、カウント用クロッ
クが停止すると通電中のヘッドは通電状態から抜は出す
ことができなくなり、ヘッドを損焼する場合があるが、
本発明のタイマー回路を用いることにより、一定時間以
上の通電が禁止され、ヘッドの損焼を防ぐものである。
クが停止すると通電中のヘッドは通電状態から抜は出す
ことができなくなり、ヘッドを損焼する場合があるが、
本発明のタイマー回路を用いることにより、一定時間以
上の通電が禁止され、ヘッドの損焼を防ぐものである。
以下、この発明を図面に基づき詳細に説明する。
第１図は本発明の駆動方式を用いる駆動回路の実施例で
ある。本実施例はラインプリンタのドライバＩＣとして
一般的な３２ドツトの駆動回路を例に説明する。１０は
３２ドツト分の駆動回路を集積化したドライバＩＣであ
り、ブリセントアドレスの制御手段であるシフトレジス
タ１１、階調データを入力するＤＯからり、までの６ビ
ツトのデータバス、前記階調データをプリセット入力さ
れダウン力うントするブリセント付カウンタ１２、前記
カウンタのＭＳＢ側出力出力ッチするＤ−ＦＦ１３、ヘ
ッドのドライブトランジスタ１４．タイマー回路１５等
から構成されている。１６はサーマルヘッドの１部分で
あり、３２ドツト分のみ記しである。又、１７はサーマ
ルヘッド１６の温度を検出するサーミスタである。プリ
セット付カウンタ１２−１から１２−３２はそれぞれ第
３図の様に構成されている。本実施例ではビデオデータ
の階調数を濃度補正の階調数と金わせて６４階１！−６
ビツトの場合を例として説明する。プリセット付ダウン
カウンタは、通常、Ｄ型フリップフロップの全ビットの
出力からゲートを通した出力をそれぞれのＤ型フリンプ
フロソプに帰還させて作るが、第３図のプリセント付カ
ウンタ１２ａは、第４図に示すゲートで構成されるＴ型
フリップフロップをアンプカウントさせ、それらの負論
理が２進のダウンカウントする事を利用する方式を採用
し、回路の簡素化をはかりている。
ある。本実施例はラインプリンタのドライバＩＣとして
一般的な３２ドツトの駆動回路を例に説明する。１０は
３２ドツト分の駆動回路を集積化したドライバＩＣであ
り、ブリセントアドレスの制御手段であるシフトレジス
タ１１、階調データを入力するＤＯからり、までの６ビ
ツトのデータバス、前記階調データをプリセット入力さ
れダウン力うントするブリセント付カウンタ１２、前記
カウンタのＭＳＢ側出力出力ッチするＤ−ＦＦ１３、ヘ
ッドのドライブトランジスタ１４．タイマー回路１５等
から構成されている。１６はサーマルヘッドの１部分で
あり、３２ドツト分のみ記しである。又、１７はサーマ
ルヘッド１６の温度を検出するサーミスタである。プリ
セット付カウンタ１２−１から１２−３２はそれぞれ第
３図の様に構成されている。本実施例ではビデオデータ
の階調数を濃度補正の階調数と金わせて６４階１！−６
ビツトの場合を例として説明する。プリセット付ダウン
カウンタは、通常、Ｄ型フリップフロップの全ビットの
出力からゲートを通した出力をそれぞれのＤ型フリンプ
フロソプに帰還させて作るが、第３図のプリセント付カ
ウンタ１２ａは、第４図に示すゲートで構成されるＴ型
フリップフロップをアンプカウントさせ、それらの負論
理が２進のダウンカウントする事を利用する方式を採用
し、回路の簡素化をはかりている。
この為、このセットとリセットを行うセントリセット回
路１２ｂは第５図に示す構成であり、セントするデータ
の１の補数をセットする様になっている。つまり、リセ
ッ）Ｒ信号が入力すると第３図のＴ型フリップフロップ
は値が「０」つまり全ビット「１」となる、そして、キ
ャリイＣａｒｌＪを出力する０次にＤＯからり、にたと
えば階調データ１０つまり、ｒｏｏｌｏｌｏＪを入力し
、プリセットｐｓをｒＯＪ→ｒｌＪ−ｒＯＪと順に入力
すると階調データはｒｌｌｏｌｏＪとセットされる。
路１２ｂは第５図に示す構成であり、セントするデータ
の１の補数をセットする様になっている。つまり、リセ
ッ）Ｒ信号が入力すると第３図のＴ型フリップフロップ
は値が「０」つまり全ビット「１」となる、そして、キ
ャリイＣａｒｌＪを出力する０次にＤＯからり、にたと
えば階調データ１０つまり、ｒｏｏｌｏｌｏＪを入力し
、プリセットｐｓをｒＯＪ→ｒｌＪ−ｒＯＪと順に入力
すると階調データはｒｌｌｏｌｏＪとセットされる。
その次にカウント用のクロックＣＣが、１０回「１」ｒ
ＯＪを繰り返すと第３図のＣＬ端子にこれが入力し、全
ビット「１」となり、リセット時と同様に、キャリイＣ
ａに「１」を発生する。この信号は、第１図においてＯ
Ｒゲートで、ＩＣ全体のリセット信号Ｒと共に第６図に
ゲートの構成を示すＤ型フリップフロップ（以下Ｄ−Ｆ
Ｆと略す）１３に入力している。このＤ型フリップフロ
ップのラッチ機能と出力Ｑに接続されているＮＡＮＤゲ
ートにより、ＩＣ全体のリセットＲ入力後、シフトレジ
スタの出力Ｑつまりランチストローブ信号が「１」から
「０」になった後でかつイネーブル信号Ｅ１が「１」レ
ベルの時にドライブトランジスタ１４を１回だけ導通さ
せる機能をもっている。そして、プリセットカンウタ１
２のキャリイが発生するとドライブトランジスタ１４は
高抵抗となる。一方、シフトレジスタは第７図の様に構
成されている０図中のＤ−ＦＦはＤ型フリップフロップ
であり第６図の内容のものである。。
ＯＪを繰り返すと第３図のＣＬ端子にこれが入力し、全
ビット「１」となり、リセット時と同様に、キャリイＣ
ａに「１」を発生する。この信号は、第１図においてＯ
Ｒゲートで、ＩＣ全体のリセット信号Ｒと共に第６図に
ゲートの構成を示すＤ型フリップフロップ（以下Ｄ−Ｆ
Ｆと略す）１３に入力している。このＤ型フリップフロ
ップのラッチ機能と出力Ｑに接続されているＮＡＮＤゲ
ートにより、ＩＣ全体のリセットＲ入力後、シフトレジ
スタの出力Ｑつまりランチストローブ信号が「１」から
「０」になった後でかつイネーブル信号Ｅ１が「１」レ
ベルの時にドライブトランジスタ１４を１回だけ導通さ
せる機能をもっている。そして、プリセットカンウタ１
２のキャリイが発生するとドライブトランジスタ１４は
高抵抗となる。一方、シフトレジスタは第７図の様に構
成されている０図中のＤ−ＦＦはＤ型フリップフロップ
であり第６図の内容のものである。。
ここでボジシッンのセレクト端子ＳＬは、ＩＣがライン
の１ドツト目を含む位置に実装される場合、もしくはブ
ロック分割駆動時のブロックの１ドツト目を含む位置に
実装される場合に「０」レベルに設定され、リセットＲ
により全てのＱ出力が「０」になった後、データストロ
ーブ用のクロックＤＣが「１」からｒＯＪに１回目の変
化をする時出力Ｑ１がｒｌＪになり２回目以降クロック
ＤＣが入るたびに「１」になっている出力Ｑの位置から
ＱｌからＱ２へ、Ｑ２からＱ、へと移動してＱ、２が「
１」となる時、次段に接続されるＩｃへのキャリイアウ
ドＣｏとして出力される。次のクロックＤＣが人力する
と全ピントの出力Ｑは「０」になる０次段以降に接続さ
れるＩＣはセレクト端子ＳＬは「１」レベルに設定され
る。そして、キャリイイン端子ＣＩに前段のＩＣの前記
キャリイアウドＣｏが接続される。キャリイイン端子Ｃ
Ｉが「１」レベルの時に、データストローブ用のクロッ
クＤＣが入力すると出力Ｑ、が「１」となり、さらにク
ロックＤＣが入るたびに、前述の様に「１」となる出力
ＱがＱ３！に向かって移動する。この様にして、シフト
レジスタ１１はデータストローブ用のクロックＤＣと同
期して送られてくる階調データのアドレスを発生し、階
調データを対応するドツトのプリセット付カウンタ１２
に記憶させる機能をもっており、アドレスの制御手段と
しして作用する。
の１ドツト目を含む位置に実装される場合、もしくはブ
ロック分割駆動時のブロックの１ドツト目を含む位置に
実装される場合に「０」レベルに設定され、リセットＲ
により全てのＱ出力が「０」になった後、データストロ
ーブ用のクロックＤＣが「１」からｒＯＪに１回目の変
化をする時出力Ｑ１がｒｌＪになり２回目以降クロック
ＤＣが入るたびに「１」になっている出力Ｑの位置から
ＱｌからＱ２へ、Ｑ２からＱ、へと移動してＱ、２が「
１」となる時、次段に接続されるＩｃへのキャリイアウ
ドＣｏとして出力される。次のクロックＤＣが人力する
と全ピントの出力Ｑは「０」になる０次段以降に接続さ
れるＩＣはセレクト端子ＳＬは「１」レベルに設定され
る。そして、キャリイイン端子ＣＩに前段のＩＣの前記
キャリイアウドＣｏが接続される。キャリイイン端子Ｃ
Ｉが「１」レベルの時に、データストローブ用のクロッ
クＤＣが入力すると出力Ｑ、が「１」となり、さらにク
ロックＤＣが入るたびに、前述の様に「１」となる出力
ＱがＱ３！に向かって移動する。この様にして、シフト
レジスタ１１はデータストローブ用のクロックＤＣと同
期して送られてくる階調データのアドレスを発生し、階
調データを対応するドツトのプリセット付カウンタ１２
に記憶させる機能をもっており、アドレスの制御手段と
しして作用する。
ブロック分割駆動とはラインヘッドを数ブロックに分け
そのブロックに属するドライバＩＣにブロックストロー
ブ信号ＢＳを一斉に与え、ブロック内を同時通電するも
のである。第８図（Ａ）はこの時のＩＣ間の接続を示す
ものである。前記ブロックストローブ信号ＢＳが何らか
の故障でアクティブになり続けた場合、第１図のタイマ
ー回路１５の作用によりヘッドの損焼を防止する。つま
り、第９図（Ａ）の動作タイミング図に記すようにブロ
ックストローブ信号がアクティブつまりＨレベルになる
と第１図タイマー回路１５の信号Ｓ、は序々に上昇を続
け、一定時間以上ブロックストローブがアクティブの場
合、信号Ｓ、は次段のインバータのスレシホールド電圧
に達し、インバータが反転し、次段のＮＡＮＤゲートは
、ブロックストローブ信号の状態にかかわらず、Ｈレベ
ルになり、イネーブル信号Ｅ、は非アクティブなＬレベ
ルになる。この結果、ヘッドへの通電は停止し、ヘッド
の横規を防ぐ。
そのブロックに属するドライバＩＣにブロックストロー
ブ信号ＢＳを一斉に与え、ブロック内を同時通電するも
のである。第８図（Ａ）はこの時のＩＣ間の接続を示す
ものである。前記ブロックストローブ信号ＢＳが何らか
の故障でアクティブになり続けた場合、第１図のタイマ
ー回路１５の作用によりヘッドの損焼を防止する。つま
り、第９図（Ａ）の動作タイミング図に記すようにブロ
ックストローブ信号がアクティブつまりＨレベルになる
と第１図タイマー回路１５の信号Ｓ、は序々に上昇を続
け、一定時間以上ブロックストローブがアクティブの場
合、信号Ｓ、は次段のインバータのスレシホールド電圧
に達し、インバータが反転し、次段のＮＡＮＤゲートは
、ブロックストローブ信号の状態にかかわらず、Ｈレベ
ルになり、イネーブル信号Ｅ、は非アクティブなＬレベ
ルになる。この結果、ヘッドへの通電は停止し、ヘッド
の横規を防ぐ。
連続駆動とはラインヘッドの一端から他端に向けて、平
均駆動パルス幅よりはるかに短い時間だけずらして、ド
ミノ式に順番に駆動する方式をさしている。第８図（Ｂ
）はこの時のＩＣ間の接続を示すものである０階調表現
を行う為、カウント用クロックＣＣをブリセント付カウ
ンタ１２が特定の数だけ数える時間だけヘッドを通電す
る方式をとっている。この為、もし、カウント用クロッ
クＣＣが停止した場合、ヘッドの通電を終了できなくな
ってしまう、この時、タイマー回路１５の働きにより一
定時間後に通電を停止させ、ヘッドの横規を防ぐもので
ある。第９図（Ｂ’）は動作タイミング図であり、タイ
マー回路１５内のカウント用クロック信号の停止を検出
する手段の作用を示すものである。クロック停止すると
信号Ｓ２は序々に低下し、一定時間後にＮＡＮＤゲート
のスレシホールドレベルを下回り、そのＮＡＮＤゲート
の出力をＨレベルにする。するとイネーブル信号は非ア
クティブなＬレベルとなる。この結果、ヘッドの通電を
停止して、ヘッドの横規を防ぐ。
均駆動パルス幅よりはるかに短い時間だけずらして、ド
ミノ式に順番に駆動する方式をさしている。第８図（Ｂ
）はこの時のＩＣ間の接続を示すものである０階調表現
を行う為、カウント用クロックＣＣをブリセント付カウ
ンタ１２が特定の数だけ数える時間だけヘッドを通電す
る方式をとっている。この為、もし、カウント用クロッ
クＣＣが停止した場合、ヘッドの通電を終了できなくな
ってしまう、この時、タイマー回路１５の働きにより一
定時間後に通電を停止させ、ヘッドの横規を防ぐもので
ある。第９図（Ｂ’）は動作タイミング図であり、タイ
マー回路１５内のカウント用クロック信号の停止を検出
する手段の作用を示すものである。クロック停止すると
信号Ｓ２は序々に低下し、一定時間後にＮＡＮＤゲート
のスレシホールドレベルを下回り、そのＮＡＮＤゲート
の出力をＨレベルにする。するとイネーブル信号は非ア
クティブなＬレベルとなる。この結果、ヘッドの通電を
停止して、ヘッドの横規を防ぐ。
以上、本発明では、階調表現用ヘッドドライバ回路にお
いて、制御回路の故障や信号線のショートによって、通
電用ストローブ信号がアクティブになり続けた場合や、
カウント用クロック信号が停止した場合に起こるヘッド
の損焼や紙が燃えて火災になる事を防止できる効果を有
する。
いて、制御回路の故障や信号線のショートによって、通
電用ストローブ信号がアクティブになり続けた場合や、
カウント用クロック信号が停止した場合に起こるヘッド
の損焼や紙が燃えて火災になる事を防止できる効果を有
する。
第１図は本発明のタイマー回路を用いる階調表現用ドラ
イバの回路図、第２図は従来のドライバ構成を示す回路
図、第３図はプリセント付カウンタの回路図、第４図は
フリップフロップの回路図、第５図はセントリセット回
路の回路図、第６図はＤ−ＦＦの回路図、第７図はシフ
トレジスタの回路図、第８図（Ａ）はブロック分割駆動
時のＩＣ接続を示すブロック図、第８図（Ｂ）は連続駆
動時のＩＣ接続を示すブロック図、第９図（Ａ）はブロ
ック分割駆動時のタイマー回路の動作タイミング図、第
９図（Ｂ）は連続駆動時のタイマー回路の動作タイミン
グ図である。 １０・・・ＩＣ １１・・・シフトレジスタ １２−１〜１２−３２・・・プリセット付カウンタ１５
・・・タイマー回路 以上 第２図 ′ 婚 ＄４図 ＄５１￥１ ′！４６Ｉ１２１ 第７ｖｆＪ −Ｃ’４ Ｃ５
イバの回路図、第２図は従来のドライバ構成を示す回路
図、第３図はプリセント付カウンタの回路図、第４図は
フリップフロップの回路図、第５図はセントリセット回
路の回路図、第６図はＤ−ＦＦの回路図、第７図はシフ
トレジスタの回路図、第８図（Ａ）はブロック分割駆動
時のＩＣ接続を示すブロック図、第８図（Ｂ）は連続駆
動時のＩＣ接続を示すブロック図、第９図（Ａ）はブロ
ック分割駆動時のタイマー回路の動作タイミング図、第
９図（Ｂ）は連続駆動時のタイマー回路の動作タイミン
グ図である。 １０・・・ＩＣ １１・・・シフトレジスタ １２−１〜１２−３２・・・プリセット付カウンタ１５
・・・タイマー回路 以上 第２図 ′ 婚 ＄４図 ＄５１￥１ ′！４６Ｉ１２１ 第７ｖｆＪ −Ｃ’４ Ｃ５
Claims (1)
- 階調表現を行うプリンタのヘッドドライバ回路において
、プリンタ用ヘッドのドライバＩＣ（集積回路）が、ラ
インヘッドの１ドット毎に対応して複数ビットの階調デ
ータを設定可能なプリセット付カウンタを備え、さらに
階調データのプリセットするアドレスの制御手段、前記
プリセット付カウンタの内容が特定の値になった事を検
出する複数の検出手段、ヘッドの各ドットに流れる電流
をスイッチングする複数のドライブトランジスタ、前記
ドライブトランジスタの通電を許可するイネーブル信号
、前記プリセット付カウンタのカウント用クロック信号
の停止を検出する手段と時定数回路からなり、前記イネ
ーブル信号に接続されたタイマー回路を少なくとも備え
、ヘッドの通電を制御するストローブ信号がアクティブ
になり続けた場合、又は、前記カウント用クロックが停
止した場合に、ヘッドの通電を停止させ、ヘッドもしく
はヘッドまわりの部材の損焼を防止する事を特徴とする
プリンタヘッドの過熱防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62092651A JPS63257659A (ja) | 1987-04-15 | 1987-04-15 | プリンタヘツドの加熱防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62092651A JPS63257659A (ja) | 1987-04-15 | 1987-04-15 | プリンタヘツドの加熱防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63257659A true JPS63257659A (ja) | 1988-10-25 |
Family
ID=14060364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62092651A Pending JPS63257659A (ja) | 1987-04-15 | 1987-04-15 | プリンタヘツドの加熱防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63257659A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090051957A1 (en) * | 2007-08-24 | 2009-02-26 | Samsung Electronics Co., Ltd. | Ink jet image forming apparatus and method of controlling the same |
-
1987
- 1987-04-15 JP JP62092651A patent/JPS63257659A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090051957A1 (en) * | 2007-08-24 | 2009-02-26 | Samsung Electronics Co., Ltd. | Ink jet image forming apparatus and method of controlling the same |
| US8308253B2 (en) | 2007-08-24 | 2012-11-13 | Samsung Electronics Co., Ltd. | Ink jet image forming apparatus and method of controlling the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019836A (en) | Printing method of thermal printer | |
| JPS63257659A (ja) | プリンタヘツドの加熱防止回路 | |
| JP2960792B2 (ja) | サーマルヘッド異常加熱防止装置 | |
| US4649400A (en) | Thermal printer control device | |
| EP0506016B1 (en) | Improved method and circuit for historical control of thermal printing | |
| JP2500169Y2 (ja) | サ―マル記録ヘッド駆動装置 | |
| JP3295016B2 (ja) | サーマルヘッドの熱履歴制御装置及びサーマルヘッド | |
| JPH0382562A (ja) | サーマルヘッド駆動装置 | |
| JP4080642B2 (ja) | ２電力型サーマルヘッド | |
| CN113524920B (zh) | 半导体装置 | |
| JP2647064B2 (ja) | サーマルプリンタの印字制御装置 | |
| JP4592896B2 (ja) | サーマルヘッドの断線チェック装置 | |
| JP3273731B2 (ja) | プリンタ | |
| JPS61239963A (ja) | サ−マルヘツド駆動装置 | |
| JPS6325049A (ja) | 圧電素子駆動回路 | |
| JPH11208008A (ja) | サーマルヘッド | |
| JPS61242856A (ja) | 印字制御装置 | |
| JPH05160974A (ja) | サーマルヘッド式印字装置 | |
| JP2553234B2 (ja) | ドットプリンタ | |
| JPH0499650A (ja) | ドットプリンタ | |
| JPH11334133A (ja) | サーマルヘッド | |
| JP2000309115A (ja) | サーマルプリンタ装置及びその駆動方法 | |
| JPS61293874A (ja) | サ−マルヘツドの駆動方法 | |
| JPH07171989A (ja) | プリンタ装置のヘッド駆動回路 | |
| JPS6315768A (ja) | サ−マルヘツドの通電制御回路 |