JPS63257852A - 拡張メモリ選択方式 - Google Patents
拡張メモリ選択方式Info
- Publication number
- JPS63257852A JPS63257852A JP9389687A JP9389687A JPS63257852A JP S63257852 A JPS63257852 A JP S63257852A JP 9389687 A JP9389687 A JP 9389687A JP 9389687 A JP9389687 A JP 9389687A JP S63257852 A JPS63257852 A JP S63257852A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- mode
- device mode
- extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010187 selection method Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 101100400452 Caenorhabditis elegans map-2 gene Proteins 0.000 abstract description 2
- 101150064138 MAP1 gene Proteins 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は装置モードによシ拡張メモリのアドレス空間を
選択する拡張メモリ選択方式に関する。
選択する拡張メモリ選択方式に関する。
従来この種の装置は拡張メモリボード上で装置モードに
よシスイッチで拡張メモリを選択したシまた。装置モー
ドによシ拡張メモリを選択するインタフェース回路をも
っていた。
よシスイッチで拡張メモリを選択したシまた。装置モー
ドによシ拡張メモリを選択するインタフェース回路をも
っていた。
上述した従来の拡張メモリ選択方式では、装置モードに
よシ拡張メモリボードのスイッチを設定しなおしたυ装
置モードによシ拡張メモリを選択するインタフェース回
路を備えている。このため、装置モードを切シ替えるた
めに拡張メモリ上のスイッチを操作するという操作性上
の問題また、モード切シ替え用インタフェース回路のハ
ードウェアの増量、拡張バスへの装置モード信号の出力
による信号線の増量という欠点がある。
よシ拡張メモリボードのスイッチを設定しなおしたυ装
置モードによシ拡張メモリを選択するインタフェース回
路を備えている。このため、装置モードを切シ替えるた
めに拡張メモリ上のスイッチを操作するという操作性上
の問題また、モード切シ替え用インタフェース回路のハ
ードウェアの増量、拡張バスへの装置モード信号の出力
による信号線の増量という欠点がある。
本発明の拡張メモリ選択方式は、装置内にアドレス空間
の一部を解読する解読手段と、この解読手段での解読信
号を装置モードによりある拡張アドレスビットに変換す
る変換手段とを有している。
の一部を解読する解読手段と、この解読手段での解読信
号を装置モードによりある拡張アドレスビットに変換す
る変換手段とを有している。
次に本発明について図面を参照して詳細に説明する。第
１図を参照すると、本発明の一実施例は拡張メモリ領域
のアドレスを解読するアドレスデコード回路１、デコー
ドされた領域デコード信号ＩＣと装置モード信号４ａと
で内部メモリアドレスビット３ａを生成するアンドゲー
ト３とを備え、拡張アドレスバス２にある拡張アドレス
ビットを出力することによシ拡張メモリのアドレス空間
を選択する。
１図を参照すると、本発明の一実施例は拡張メモリ領域
のアドレスを解読するアドレスデコード回路１、デコー
ドされた領域デコード信号ＩＣと装置モード信号４ａと
で内部メモリアドレスビット３ａを生成するアンドゲー
ト３とを備え、拡張アドレスバス２にある拡張アドレス
ビットを出力することによシ拡張メモリのアドレス空間
を選択する。
次に第１図および第２図を参考にして拡張メモリ空間Ｃ
ｏ ＯＯ０Ｈ−ＥＯＯＯＯＨの選択方式を詳細間Ｃおよ
びＤバンクが第１図のアドレスデコード回路ｌでデコー
ドされこのデコードされた信号ＩＣを′１＃とする。ま
たメモリマツプ１の装置モード（モード１）のとき内部
アドレス３ａｔ−−１”、メモリマツプ２の装置モード
（モード２）のとき内部アドレス３ａを１０″とすれば
モード１のときは拡張アドレスの１９ピツ）３ａに１１
１を出力し拡張メモリが選択される。モード２のときに
は、拡張アドレス１９ビツト３ａに＠Ｏ”を出力しＣＯ
０００Ｈ−ＨＯＯＯＯＨの拡張メモリは選択されない。
ｏ ＯＯ０Ｈ−ＥＯＯＯＯＨの選択方式を詳細間Ｃおよ
びＤバンクが第１図のアドレスデコード回路ｌでデコー
ドされこのデコードされた信号ＩＣを′１＃とする。ま
たメモリマツプ１の装置モード（モード１）のとき内部
アドレス３ａｔ−−１”、メモリマツプ２の装置モード
（モード２）のとき内部アドレス３ａを１０″とすれば
モード１のときは拡張アドレスの１９ピツ）３ａに１１
１を出力し拡張メモリが選択される。モード２のときに
は、拡張アドレス１９ビツト３ａに＠Ｏ”を出力しＣＯ
０００Ｈ−ＨＯＯＯＯＨの拡張メモリは選択されない。
この場合８，９．Ａ、Ｂ、Ｅ、Ｆバンクに拡張メモリは
実装されていないので拡張アドレス１９ビツトを細工す
ることによシ選択できる。
実装されていないので拡張アドレス１９ビツトを細工す
ることによシ選択できる。
以上説明したように本発明は拡張アドレスバスのあるア
ドレスビットを装置モードによって切シ替えることによ
り特別に装置モードを拡張メモリに渡さずに又、拡張メ
モリ側のスイッチを装置モードと対応させて切シ替えず
に、拡張メモリ空間を装置モードによ）自動的に選択で
きるという効果がある。
ドレスビットを装置モードによって切シ替えることによ
り特別に装置モードを拡張メモリに渡さずに又、拡張メ
モリ側のスイッチを装置モードと対応させて切シ替えず
に、拡張メモリ空間を装置モードによ）自動的に選択で
きるという効果がある。
第１図は本発明の一実施例を示す図、および第２図は、
装置モードによシ拡張メモリが選択された時と選択され
なかった時のメモリマツプを示す図である。 １・・・アドレスデコード回路、２・・・拡張アドレス
バス、３・・・アントゲ−）、ｌａ・・・内部メモリア
ドレスの１部、１ｂ−・・内部メモリアドレス、ｌｃ・
・・領域デコード信号、３ａ・・・内部メモリアドレス
１９ピツ）、４ａ・・・装置モード信号。
装置モードによシ拡張メモリが選択された時と選択され
なかった時のメモリマツプを示す図である。 １・・・アドレスデコード回路、２・・・拡張アドレス
バス、３・・・アントゲ−）、ｌａ・・・内部メモリア
ドレスの１部、１ｂ−・・内部メモリアドレス、ｌｃ・
・・領域デコード信号、３ａ・・・内部メモリアドレス
１９ピツ）、４ａ・・・装置モード信号。
Claims (1)
- 【特許請求の範囲】 拡張メモリ空間のアドレスを解読する解読手段と、 この解読手段からの解読信号を装置モードによりある拡
張アドレスビットに変換する変換手段とを含むことを特
徴とする拡張メモリ選択方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9389687A JPS63257852A (ja) | 1987-04-15 | 1987-04-15 | 拡張メモリ選択方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9389687A JPS63257852A (ja) | 1987-04-15 | 1987-04-15 | 拡張メモリ選択方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63257852A true JPS63257852A (ja) | 1988-10-25 |
Family
ID=14095245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9389687A Pending JPS63257852A (ja) | 1987-04-15 | 1987-04-15 | 拡張メモリ選択方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63257852A (ja) |
-
1987
- 1987-04-15 JP JP9389687A patent/JPS63257852A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960008544A (ko) | 다중 메모리 뱅크 선택을 위한 방법 및 장치 | |
| KR960015518A (ko) | 신호 처리기 | |
| JPH0454909B2 (ja) | ||
| JPS63257852A (ja) | 拡張メモリ選択方式 | |
| KR980004787A (ko) | Cd-rom 드라이브에 있어서 섹터 데이타 디코딩방법 및 회로 | |
| US5410659A (en) | Digital processor with instruction memory of reduced storage size | |
| JP3168717B2 (ja) | メモリアクセス回路 | |
| US6134288A (en) | Apparatus and method for generating a decoding clock signal in response to a period of write and read clock signals | |
| JPS58181346A (ja) | デ−タ多重化回路 | |
| JP2996601B2 (ja) | エラスティックストア回路とタイムスイッチ回路の共有回路 | |
| SU1095397A1 (ru) | Преобразователь двоичного сигнала в балансный п тиуровневый сигнал | |
| JP2622553B2 (ja) | マイクロコンピュータ | |
| JPS61134982A (ja) | メモリ・アクセス回路 | |
| JP3384213B2 (ja) | メモリアクセス装置 | |
| JPS59191951A (ja) | 異速度信号多重変換装置 | |
| JP2844981B2 (ja) | 無線選択呼出受信機 | |
| JPS585837A (ja) | 論理回路システム | |
| JPS6133029A (ja) | 選択呼出受信装置 | |
| JPH01227293A (ja) | メモリ回路 | |
| JPS5888891A (ja) | 半導体メモリ装置 | |
| JPH03209544A (ja) | メモリ制御回路 | |
| JPS59144930A (ja) | マイクロコンピユ−タ | |
| JPH11150459A (ja) | パルス出力回路 | |
| JPH04195895A (ja) | Ｉｃメモリ | |
| JPH0628858A (ja) | 半導体装置 |