JPH056307A - アドレス・バス拡張装置 - Google Patents
アドレス・バス拡張装置Info
- Publication number
- JPH056307A JPH056307A JP15732791A JP15732791A JPH056307A JP H056307 A JPH056307 A JP H056307A JP 15732791 A JP15732791 A JP 15732791A JP 15732791 A JP15732791 A JP 15732791A JP H056307 A JPH056307 A JP H056307A
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- register
- expansion
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】
【構成】 アドレス・デコーダのビット数が異なる拡張
メモリー・ボード５１，５２毎に複数のアドレス信号の
うち１つのアドレス信号を選択する選択回路９を設け、
レジスタ１０でこの選択回路９の選択状態を指示する。 【効果】 アドレス・バスの拡張を全て電子的に行なう
ことにより、耐久性と信頼性を向上させることができ
る。
メモリー・ボード５１，５２毎に複数のアドレス信号の
うち１つのアドレス信号を選択する選択回路９を設け、
レジスタ１０でこの選択回路９の選択状態を指示する。 【効果】 アドレス・バスの拡張を全て電子的に行なう
ことにより、耐久性と信頼性を向上させることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は拡張メモリー・ボードを
拡張バスに接続してメモリー容量を拡張可能としたコン
ピュータに用いられるアドレス・バス拡張装置に関し、
特にアドレス・デコードのビット数が異なる複数の拡張
メモリー・ボードを同一の拡張バスに接続することによ
りメモリー容量を拡張することができるアドレス・バス
拡張装置に関する。
拡張バスに接続してメモリー容量を拡張可能としたコン
ピュータに用いられるアドレス・バス拡張装置に関し、
特にアドレス・デコードのビット数が異なる複数の拡張
メモリー・ボードを同一の拡張バスに接続することによ
りメモリー容量を拡張することができるアドレス・バス
拡張装置に関する。
【０００２】
【従来の技術】複数のアドレス・デコードのビット数の
異なる拡張メモリー・ボードを同一の拡張バスに接続す
る場合、アドレス・デコードのビット数が少ない拡張メ
モリー・ボードはアドレス・デコード範囲が狭いのでシ
ステムのメモリー・アドレス空間に複数のデコード・イ
メージが発生し、アドレス・デコードのビット数が多い
拡張メモリー・ボードとバスの衝突が生じる。例えばＣ
ＰＵが３２ビットのパソコン（ＰＣ−９８０１ＸＬ2 な
ど）ではアドレス・バスのビット数が２４ビットの拡張
バスが使用され、その同一の拡張バスにはアドレス・デ
コードのビット数が異なる２種類の拡張メモリー・ボー
ドを接続することができる。一方、例えばＣＰＵが１６
ビットのパソコンに使用される拡張バスのアドレス・バ
スのビット数はＣＰＵのアドレス・バスに合わせて２０
ビットである。また、メモリー・デバイス技術の発展に
より本体に大容量のメモリーを搭載することが可能とな
ったこともあり、ＣＰＵが１６ビットのパソコンに使用
される拡張メモリー・ボードではＣＰＵが性能向上によ
って得られた拡張されたメモリー空間に対応できなくな
った。そのため、２４ビット・アドレス・バスに対応す
る拡張メモリー・ボードが開発され、結果的に２種類の
拡張メモリー・ボードが存在することになった。この２
種の拡張メモリー・ボードの仕様は次のとおりである。
異なる拡張メモリー・ボードを同一の拡張バスに接続す
る場合、アドレス・デコードのビット数が少ない拡張メ
モリー・ボードはアドレス・デコード範囲が狭いのでシ
ステムのメモリー・アドレス空間に複数のデコード・イ
メージが発生し、アドレス・デコードのビット数が多い
拡張メモリー・ボードとバスの衝突が生じる。例えばＣ
ＰＵが３２ビットのパソコン（ＰＣ−９８０１ＸＬ2 な
ど）ではアドレス・バスのビット数が２４ビットの拡張
バスが使用され、その同一の拡張バスにはアドレス・デ
コードのビット数が異なる２種類の拡張メモリー・ボー
ドを接続することができる。一方、例えばＣＰＵが１６
ビットのパソコンに使用される拡張バスのアドレス・バ
スのビット数はＣＰＵのアドレス・バスに合わせて２０
ビットである。また、メモリー・デバイス技術の発展に
より本体に大容量のメモリーを搭載することが可能とな
ったこともあり、ＣＰＵが１６ビットのパソコンに使用
される拡張メモリー・ボードではＣＰＵが性能向上によ
って得られた拡張されたメモリー空間に対応できなくな
った。そのため、２４ビット・アドレス・バスに対応す
る拡張メモリー・ボードが開発され、結果的に２種類の
拡張メモリー・ボードが存在することになった。この２
種の拡張メモリー・ボードの仕様は次のとおりである。
【０００３】（１）第１の拡張用メモリー・ボード（Ｃ
ＰＵが１６ビットのパソコン用拡張メモリー・ボード）
ＡＢ＜１９：００＞１の２０ビットをデコード（２
０ビット・デコード方式）拡張メモリーのメモリー・
アドレスは、×××Ｃ００００Ｈから×××ＣＦＦＦＦ
Ｈ、または×××Ｄ００００Ｈから×××ＤＦＦＦＦＨ
（×＝ｄｏｎ’ｔｃａｒｅ）を使用 （２）第２の拡張用メモリー・ボード（ＣＰＵが３２ビ
ットのパソコン用拡張メモリー・ボード）ＡＢ＜２
３：００＞１の２４ビットをデコード（２４ビット・デ
コード方式）拡張メモリー・アドレスは、××１００
０００Ｈ以上を使用。
ＰＵが１６ビットのパソコン用拡張メモリー・ボード）
ＡＢ＜１９：００＞１の２０ビットをデコード（２
０ビット・デコード方式）拡張メモリーのメモリー・
アドレスは、×××Ｃ００００Ｈから×××ＣＦＦＦＦ
Ｈ、または×××Ｄ００００Ｈから×××ＤＦＦＦＦＨ
（×＝ｄｏｎ’ｔｃａｒｅ）を使用 （２）第２の拡張用メモリー・ボード（ＣＰＵが３２ビ
ットのパソコン用拡張メモリー・ボード）ＡＢ＜２
３：００＞１の２４ビットをデコード（２４ビット・デ
コード方式）拡張メモリー・アドレスは、××１００
０００Ｈ以上を使用。
【０００４】この第１の拡張メモリー・ボードはＣＰＵ
のアドレス・バスのビット数が２０ビット（アドレス信
号名ＡＢ＜１９：００＞１）であるため、拡張メモリー
・ボードのアドレス・デコーダも２０ビット・デコード
方式である。第２の拡張メモリー・ボードはＣＰＵのア
ドレス・バスが２４ビット（アドレス・バス信号名ＡＢ
＜２３：００＞１）であるため、拡張メモリー・ボード
のアドレス・デコーダも２４ビット・デコード方式であ
る。
のアドレス・バスのビット数が２０ビット（アドレス信
号名ＡＢ＜１９：００＞１）であるため、拡張メモリー
・ボードのアドレス・デコーダも２０ビット・デコード
方式である。第２の拡張メモリー・ボードはＣＰＵのア
ドレス・バスが２４ビット（アドレス・バス信号名ＡＢ
＜２３：００＞１）であるため、拡張メモリー・ボード
のアドレス・デコーダも２４ビット・デコード方式であ
る。
【０００５】この２種類の拡張メモリー・ボードを同一
の拡張バスに接続して例えばメモリー・アドレス××１
Ｃ００００Ｈをアクセスすると、２０ビット・デコード
方式の拡張メモリー・ボードはアドレス信号ＡＢ＜２
３：２０＞１をデコードしないので、メモリー・アドレ
ス××０Ｃ００００Ｈがアクセスされたと判断して２４
ビット・デコード方式の拡張メモリー・ボードとバスの
衝突が生じる。
の拡張バスに接続して例えばメモリー・アドレス××１
Ｃ００００Ｈをアクセスすると、２０ビット・デコード
方式の拡張メモリー・ボードはアドレス信号ＡＢ＜２
３：２０＞１をデコードしないので、メモリー・アドレ
ス××０Ｃ００００Ｈがアクセスされたと判断して２４
ビット・デコード方式の拡張メモリー・ボードとバスの
衝突が生じる。
【０００６】パソコンでは互換性継承のために、この２
種類の拡張メモリー・ボードを同一の拡張バスに接続で
きるようにする必要がある。そこで従来はアドレス・デ
コードのビット数が異なる拡張メモリー・ボード毎に専
用の複数のアドレス信号の発生回路と、この発生回路が
発生した複数のアドレス信号のうち１つのアドレス信号
を選択するための選択スイッチと、この選択スイッチを
操作するために拡張メモリー・ボードに取り付けられて
いるカムとによって、複数のアドレス・デコードのビッ
ト数が異なる拡張メモリー・ボードを同一の拡張バスに
接続する方式を用いていた。
種類の拡張メモリー・ボードを同一の拡張バスに接続で
きるようにする必要がある。そこで従来はアドレス・デ
コードのビット数が異なる拡張メモリー・ボード毎に専
用の複数のアドレス信号の発生回路と、この発生回路が
発生した複数のアドレス信号のうち１つのアドレス信号
を選択するための選択スイッチと、この選択スイッチを
操作するために拡張メモリー・ボードに取り付けられて
いるカムとによって、複数のアドレス・デコードのビッ
ト数が異なる拡張メモリー・ボードを同一の拡張バスに
接続する方式を用いていた。
【０００７】図２を参照すると、従来のアドレス・バス
拡張装置は、拡張において２０ビット・デコード方式か
ら２４ビット・デコード方式への拡張部分のアドレス信
号ＡＢ＜２３：２０＞１すなわちメモリー・アドレス×
×０Ｃ××××Ｈ、××０Ｄ××××Ｈ、××ＦＣ××
××Ｈ、××ＦＤ××××Ｈをデコードするアドレス・
デコーダ１と、アドレス信号ＡＢ＜１９：１７＞１信号
から２０ビット・デコード方式のメモリー空間すなわち
メモリー・アドレス××０Ｃ××××Ｈ、××０Ｄ××
××Ｈ、××ＦＣ××××Ｈ、××ＦＤ××××Ｈをデ
コードするアドレス・デコーダ２と、これら２つのアド
レス・デコーダ１および２の結果の論理積を取りＭＡＢ
１９１信号を出力するＡＮＤ回路３と、アドレス・デコ
ーダのビット数を判別するためＭＡＢ１９１信号とＡＢ
１９１信号の一方を選択する切換えスイッチ４とを含む
アドレス・バス・インタフェース８を備え、切り替えス
イッチ４を操作するカム６を実装した２４ビット・デコ
ーダ方式の拡張メモリー・ボード５を拡張バスのアドレ
ス７へスロット（図示しない）へ実装することによって
接続していた。
拡張装置は、拡張において２０ビット・デコード方式か
ら２４ビット・デコード方式への拡張部分のアドレス信
号ＡＢ＜２３：２０＞１すなわちメモリー・アドレス×
×０Ｃ××××Ｈ、××０Ｄ××××Ｈ、××ＦＣ××
××Ｈ、××ＦＤ××××Ｈをデコードするアドレス・
デコーダ１と、アドレス信号ＡＢ＜１９：１７＞１信号
から２０ビット・デコード方式のメモリー空間すなわち
メモリー・アドレス××０Ｃ××××Ｈ、××０Ｄ××
××Ｈ、××ＦＣ××××Ｈ、××ＦＤ××××Ｈをデ
コードするアドレス・デコーダ２と、これら２つのアド
レス・デコーダ１および２の結果の論理積を取りＭＡＢ
１９１信号を出力するＡＮＤ回路３と、アドレス・デコ
ーダのビット数を判別するためＭＡＢ１９１信号とＡＢ
１９１信号の一方を選択する切換えスイッチ４とを含む
アドレス・バス・インタフェース８を備え、切り替えス
イッチ４を操作するカム６を実装した２４ビット・デコ
ーダ方式の拡張メモリー・ボード５を拡張バスのアドレ
ス７へスロット（図示しない）へ実装することによって
接続していた。
【０００８】次に上記構成によるアドレス・バスの拡張
装置の動作について説明する。まず、２つのアドレス・
デコーダ１および２から出力されたアドレス信号に対し
ＡＮＤ回路３が論理積をとり、その論理積信号であるＭ
ＡＢ１９１信号を出力する。このＭＡＢ１９１信号は切
り替えスイッチ４で選択されて２０ビット・デコード方
式の拡張メモリー・ボードへＡＢ１９１信号として出力
する。このＭＡＢ１９１信号は拡張バスのアドレス・バ
スにメモリー・アドレス××０Ｃ××××Ｈ，××０Ｄ
××××Ｈ，××ＦＣ××××Ｈまたは××ＦＤ×××
×Ｈが出力された時のみ「１」をドライブする。例えば
拡張バスのアドレス・バスにメモリー・アドレス××１
Ｃ００００Ｈが出力したとき、２４ビット・デコード方
式の拡張メモリー・ボードはメモリー・アドレス××１
Ｃ００００Ｈのデータが出力し、２０ビット・デコード
方式の拡張メモリー・ボードにはＭＡＢ１９１信号が
「０」となるため、メモリー・アドレス××７００００
Ｈとデコードし、データは出力しない。このため、バス
の衝突を回避することができる。なお、上述の例では切
り替えスイッチ４を１つのみ示したが、切り替えスイッ
チ４は拡張バスのスロット数と等しい数だけ用意する必
要があることはもちろんである。
装置の動作について説明する。まず、２つのアドレス・
デコーダ１および２から出力されたアドレス信号に対し
ＡＮＤ回路３が論理積をとり、その論理積信号であるＭ
ＡＢ１９１信号を出力する。このＭＡＢ１９１信号は切
り替えスイッチ４で選択されて２０ビット・デコード方
式の拡張メモリー・ボードへＡＢ１９１信号として出力
する。このＭＡＢ１９１信号は拡張バスのアドレス・バ
スにメモリー・アドレス××０Ｃ××××Ｈ，××０Ｄ
××××Ｈ，××ＦＣ××××Ｈまたは××ＦＤ×××
×Ｈが出力された時のみ「１」をドライブする。例えば
拡張バスのアドレス・バスにメモリー・アドレス××１
Ｃ００００Ｈが出力したとき、２４ビット・デコード方
式の拡張メモリー・ボードはメモリー・アドレス××１
Ｃ００００Ｈのデータが出力し、２０ビット・デコード
方式の拡張メモリー・ボードにはＭＡＢ１９１信号が
「０」となるため、メモリー・アドレス××７００００
Ｈとデコードし、データは出力しない。このため、バス
の衝突を回避することができる。なお、上述の例では切
り替えスイッチ４を１つのみ示したが、切り替えスイッ
チ４は拡張バスのスロット数と等しい数だけ用意する必
要があることはもちろんである。
【０００９】
【発明が解決しようとする課題】上述した従来のアドレ
ス・バス拡張装置は２種類のアドレス信号ＭＡＢ１９１
信号とＡＢ１９１信号との選択を切り換えスイッチ４と
カム６とで機械的に行っているので、拡張メモリー・ボ
ード５のカム実装精度および切り換えスイッチ４を実装
するバックボードに対する切り替えスイッチの実装精度
を厳密にコントロールしなければならないという実装技
術上の問題点を有する。
ス・バス拡張装置は２種類のアドレス信号ＭＡＢ１９１
信号とＡＢ１９１信号との選択を切り換えスイッチ４と
カム６とで機械的に行っているので、拡張メモリー・ボ
ード５のカム実装精度および切り換えスイッチ４を実装
するバックボードに対する切り替えスイッチの実装精度
を厳密にコントロールしなければならないという実装技
術上の問題点を有する。
【００１０】しかも、機械式のカムおよび切り替えスイ
ッチの使用は拡張装置の耐久性および信頼性を低下させ
るという問題点がある。アドレス・デコードのビット数
が異なる拡張メモリー・ボードの種類数に比例してカム
と切り替えスイッチとの数が増え、その数の自乗に比例
して信頼性が悪くなる。
ッチの使用は拡張装置の耐久性および信頼性を低下させ
るという問題点がある。アドレス・デコードのビット数
が異なる拡張メモリー・ボードの種類数に比例してカム
と切り替えスイッチとの数が増え、その数の自乗に比例
して信頼性が悪くなる。
【００１１】
【課題を解決するための手段】本発明に係るアドレス・
バス拡張装置は、アドレス・デコーダのビット数が異な
る拡張メモリー・ボード毎に専用の複数のアドレス信号
の発生手段と、この発生手段より作成された複数のアド
レス信号のうち１つのアドレス信号を選択する選択回路
と、この選択回路の選択状態を指示するレジスタとを有
する。
バス拡張装置は、アドレス・デコーダのビット数が異な
る拡張メモリー・ボード毎に専用の複数のアドレス信号
の発生手段と、この発生手段より作成された複数のアド
レス信号のうち１つのアドレス信号を選択する選択回路
と、この選択回路の選択状態を指示するレジスタとを有
する。
【００１２】システム環境初期化時または変更時に拡張
メモリー・ボードのアドレス・デコードのビット数の種
別をユーザがバッテリー・バックアップ機能付きレジス
タにセットアップし、そのレジスタによってアドレス信
号を選択する。
メモリー・ボードのアドレス・デコードのビット数の種
別をユーザがバッテリー・バックアップ機能付きレジス
タにセットアップし、そのレジスタによってアドレス信
号を選択する。
【００１３】本発明のアドレス・バス拡張装置において
は、従来の切り替えスイッチの代わりに複数のアドレス
信号のうち１つのアドレス信号を選択する選択回路を用
い、従来のカムの代わりに選択回路の選択状態を指示す
るレジスタを用いる。
は、従来の切り替えスイッチの代わりに複数のアドレス
信号のうち１つのアドレス信号を選択する選択回路を用
い、従来のカムの代わりに選択回路の選択状態を指示す
るレジスタを用いる。
【００１４】
【実施例】次に本発明をその実施例について図面を用い
て説明する。
て説明する。
【００１５】図１を参照すると、本発明に係るアドレス
・バス拡張装置の一実施例は、図２の切り替えスイッチ
４およびカム６の代りに拡張メモリ・ボード５１および
５２毎に設けられＡＢ１９１信号とＭＡＢ１９１信号と
の選択を行う複数の選択回路９とこの選択回路９にＡＢ
１９１信号とＭＡＢ１９１信号の選択を指示するバッテ
リー・バックアップ機能付きレジスタ１０とを備える。
それ以外の構成は図２の従来装置と同様である。
・バス拡張装置の一実施例は、図２の切り替えスイッチ
４およびカム６の代りに拡張メモリ・ボード５１および
５２毎に設けられＡＢ１９１信号とＭＡＢ１９１信号と
の選択を行う複数の選択回路９とこの選択回路９にＡＢ
１９１信号とＭＡＢ１９１信号の選択を指示するバッテ
リー・バックアップ機能付きレジスタ１０とを備える。
それ以外の構成は図２の従来装置と同様である。
【００１６】次に上記構成によるアドレス・バス拡張装
置の動作について説明する。まず、アドレス・デコーダ
１はアドレス信号ＡＢ＜２３：２０＞１をデコードして
デコード信号を出力し、アドレス・デコーダ２はアドレ
ス信号ＡＢ＜１９：１７＞１をデコードしてデコード信
号を出力する。このため、ＡＮＤ回路３はこれらのデコ
ード信号の論理積を取ることにより、拡張バスのアドレ
ス・バス７にメモリー・アドレス××０Ｃ××××Ｈ、
××０Ｄ××××Ｈ、××ＦＣ××××Ｈまたは××Ｆ
Ｄ××××Ｈが出力されたときにＭＡＢ１９１信号を
「１」にドライブする。一方、ＡＢ１９１信号はアドレ
ス・バスのアドレス信号である。
置の動作について説明する。まず、アドレス・デコーダ
１はアドレス信号ＡＢ＜２３：２０＞１をデコードして
デコード信号を出力し、アドレス・デコーダ２はアドレ
ス信号ＡＢ＜１９：１７＞１をデコードしてデコード信
号を出力する。このため、ＡＮＤ回路３はこれらのデコ
ード信号の論理積を取ることにより、拡張バスのアドレ
ス・バス７にメモリー・アドレス××０Ｃ××××Ｈ、
××０Ｄ××××Ｈ、××ＦＣ××××Ｈまたは××Ｆ
Ｄ××××Ｈが出力されたときにＭＡＢ１９１信号を
「１」にドライブする。一方、ＡＢ１９１信号はアドレ
ス・バスのアドレス信号である。
【００１７】これら２つの信号すなわちＡＢ１９１信号
およびＭＡＢ１９１信号のいずれかを拡張バスのスロッ
ト毎に用意されたアドレス信号選択回路９で選択する。
選択指示はＣＰＵがデータ・バス１１を介してレジスタ
１０にスロット毎の選択値を書き込むことによって行な
う。このレジスタ１０は、システム環境初期化時および
変更時にユーザが適切な選択値を書き込むものである。
すなわち、２０ビット・デコード方式の拡張メモリ・ボ
ードを接続したスロットに対応する選択回路９について
はＭＡＢ１９１信号を選択するように、２４ビット・デ
コード方式の拡張メモリ・ボードを接続したスロットに
対応する選択回路９はＡＢ１９１信号を選択するよう
に、それぞれ選択値をレジスタ１０に書き込む。
およびＭＡＢ１９１信号のいずれかを拡張バスのスロッ
ト毎に用意されたアドレス信号選択回路９で選択する。
選択指示はＣＰＵがデータ・バス１１を介してレジスタ
１０にスロット毎の選択値を書き込むことによって行な
う。このレジスタ１０は、システム環境初期化時および
変更時にユーザが適切な選択値を書き込むものである。
すなわち、２０ビット・デコード方式の拡張メモリ・ボ
ードを接続したスロットに対応する選択回路９について
はＭＡＢ１９１信号を選択するように、２４ビット・デ
コード方式の拡張メモリ・ボードを接続したスロットに
対応する選択回路９はＡＢ１９１信号を選択するよう
に、それぞれ選択値をレジスタ１０に書き込む。
【００１８】
【発明の効果】以上説明したようにこの発明に係るアド
レス・バスの拡張装置によれば、従来の切り替えスイッ
チの代わりに複数のアドレス信号のうち１つのアドレス
信号を選択する選択回路を用い、従来のカムの代わりに
選択回路の選択状態を指示するレジスタを用いて全て電
子的に行なうので、耐久性と信頼性とを向上させること
ができるという効果がある。
レス・バスの拡張装置によれば、従来の切り替えスイッ
チの代わりに複数のアドレス信号のうち１つのアドレス
信号を選択する選択回路を用い、従来のカムの代わりに
選択回路の選択状態を指示するレジスタを用いて全て電
子的に行なうので、耐久性と信頼性とを向上させること
ができるという効果がある。
【図１】本発明によるアドレス・バス拡張装置の一実施
例を示すブロック図。
例を示すブロック図。
【図２】従来のアドレス・バス拡張装置を示すブロック
図。
図。
１，２ アドレスデコーダ
３ 論理積回路
５，５１，５２ 拡張メモリボード
７ 拡張アドレス・バス
８ アドレス・バス・インタフェース
９ アドレス信号選択回路
１０ バッテリー・バックアップ機能付きレジスタ
Claims (3)
- 【請求項１】 アドレス・デコードのビット数が異なる
複数の拡張メモリー・ボードを同一の拡張バスに接続し
たアドレス・バス拡張装置において、前記アドレス・デ
コードのビット数が異なる拡張メモリー・ボード毎にア
ドレス信号を発生させる発生手段と、前記発生手段が発
生した複数のアドレス信号のうち１つのアドレス信号を
選択する選択回路と、前記選択回路の選択状態を指示す
るレジスタとを有し、前記選択回路は前記レジスタの出
力によって前記拡張メモリー・ボードのアドレス・デコ
ードのビット数の種別を判断し前記アドレス信号を選択
することを特徴とするアドレス・バス拡張装置。 - 【請求項２】 前記レジスタはバッテリー・バックアッ
プ機能付きレジスタであることを特徴とする請求項１記
載のアドレス・バス拡張装置。 - 【請求項３】 アドレス・デコーダのビット数が異なる
拡張メモリー・ボードに対応してアドレス信号を発生す
る手段と、前記拡張メモリー・ボード毎に設けられ前記
発生する手段が発生したアドレス信号のうち１つのアド
レス信号を選択する選択回路と、前記選択回路の選択状
態を指示するバッテリー・バックアップ機能付きレジス
タと、システム環境初期化時または変更時に前記拡張メ
モリー・ボードのアドレス・デコードのビット数の種別
を前記レジスタに設定する手段とを有することを特徴と
するアドレス・バス拡張装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15732791A JPH056307A (ja) | 1991-06-28 | 1991-06-28 | アドレス・バス拡張装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15732791A JPH056307A (ja) | 1991-06-28 | 1991-06-28 | アドレス・バス拡張装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056307A true JPH056307A (ja) | 1993-01-14 |
Family
ID=15647276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15732791A Pending JPH056307A (ja) | 1991-06-28 | 1991-06-28 | アドレス・バス拡張装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056307A (ja) |
-
1991
- 1991-06-28 JP JP15732791A patent/JPH056307A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226134A (en) | Data processing system including a memory controller for direct or interleave memory accessing | |
| US6986029B2 (en) | Micro-controller for reading out compressed instruction code and program memory for compressing instruction code and storing therein | |
| JP2697574B2 (ja) | 半導体メモリ装置 | |
| JP2549601B2 (ja) | レジスタ制御回路 | |
| JP3725270B2 (ja) | 半導体装置 | |
| JPH056307A (ja) | アドレス・バス拡張装置 | |
| US7080191B2 (en) | Method and system for accessing memory devices | |
| US20070139424A1 (en) | DSP System With Multi-Tier Accelerator Architecture and Method for Operating The Same | |
| US6038692A (en) | Error correcting memory system | |
| JPH0319063A (ja) | アドレス・バスの拡張方式 | |
| KR980004787A (ko) | Cd-rom 드라이브에 있어서 섹터 데이타 디코딩방법 및 회로 | |
| JPH1166031A (ja) | マイクロコンピュータの内蔵タイマ | |
| JPH07191905A (ja) | 情報処理装置 | |
| KR930004906Y1 (ko) | 확장메모리의 주소지정시스템 | |
| JP3251265B2 (ja) | メモリ出力制御回路 | |
| US5890194A (en) | Method for efficient use of DRAM data and parity areas | |
| JP2996601B2 (ja) | エラスティックストア回路とタイムスイッチ回路の共有回路 | |
| JP2622553B2 (ja) | マイクロコンピュータ | |
| US8605098B2 (en) | Memory structure for optimized image processing | |
| KR100237390B1 (ko) | 비터비 복호기에서 상태 매트릭스 메모리 어드레싱 방법 | |
| JP2957333B2 (ja) | 空間スイッチ内未使用入力回線検出方式 | |
| JPS58199498A (ja) | メモリシステム | |
| JPH0619710B2 (ja) | レジスタ制御方式 | |
| JPS63257852A (ja) | 拡張メモリ選択方式 | |
| JPS6388657A (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010123 |