JPS63260077A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63260077A JPS63260077A JP62094368A JP9436887A JPS63260077A JP S63260077 A JPS63260077 A JP S63260077A JP 62094368 A JP62094368 A JP 62094368A JP 9436887 A JP9436887 A JP 9436887A JP S63260077 A JPS63260077 A JP S63260077A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- crystal plane
- region
- silicon
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 28
- 239000013078 crystal Substances 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 239000010408 film Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000238557 Decapoda Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000021395 porridge Nutrition 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に高速のバイポーラ型ト
ランジスタの構造に関する。
ランジスタの構造に関する。
〔従来の技術〕 、
従来、バイポーラ型トランジスタは、はとんどの場合エ
ピタキシャル成長層に活性領域を形成し、エビ層の薄膜
化、シャロウジャンクション化および低接合容量化等に
より高速化がはかられ、最近では遂に１μｍ前後の薄膜
エビのトランジスタが実用化されるに至っている。
ピタキシャル成長層に活性領域を形成し、エビ層の薄膜
化、シャロウジャンクション化および低接合容量化等に
より高速化がはかられ、最近では遂に１μｍ前後の薄膜
エビのトランジスタが実用化されるに至っている。
しかしながら、この従来構造のバイポーラ型トランジス
タはより高速化のためにはエピタキシャル成長層をより
薄膜化する必要が生じ、エピタキシャル層の厚さ、比抵
抗のコントロール、また、埋込み層濃度のコントロール
、オートドーピングの制御等、その製造技術は益々困難
になりつつある。
タはより高速化のためにはエピタキシャル成長層をより
薄膜化する必要が生じ、エピタキシャル層の厚さ、比抵
抗のコントロール、また、埋込み層濃度のコントロール
、オートドーピングの制御等、その製造技術は益々困難
になりつつある。
他方、エピタキシャル層を用いない製造技術としては、
旧来より拡散コレクタ法或いは三重拡散法などが開発さ
れたが、接合容量の増大やその製造方法の困難さから現
在はほとんど用いられないでいる。
旧来より拡散コレクタ法或いは三重拡散法などが開発さ
れたが、接合容量の増大やその製造方法の困難さから現
在はほとんど用いられないでいる。
また、この従来構造ではエピタキシャル層の厚さは基板
上何処も同じなので一つの基板上に他とは特性の異なる
素子を得ようとすると、エピタキシャル層の厚さによる
制約を受ける。更に素子間絶縁分離領域を形成する際は
アイソブレーナ法または誘電体分離法（トレンチアイソ
レーション法）などを用いて接合容量を極力減少させて
いるが、素子と基板との接合容量すなわち縦方向の容量
は容易に減少させることができないという欠点を有して
いる。
上何処も同じなので一つの基板上に他とは特性の異なる
素子を得ようとすると、エピタキシャル層の厚さによる
制約を受ける。更に素子間絶縁分離領域を形成する際は
アイソブレーナ法または誘電体分離法（トレンチアイソ
レーション法）などを用いて接合容量を極力減少させて
いるが、素子と基板との接合容量すなわち縦方向の容量
は容易に減少させることができないという欠点を有して
いる。
本発明の目的は、上記の情況に鑑み、基板に対し縦、横
両方向に完全分離され且つエピタキシャル層を用いるこ
となく構成し得る半導体装置を提供することである、 〔問題点を解決するための手段〕 本発明によれば半導体装置は、半導体基板と、前記半導
体基板の表面における結晶面と異なる結晶面に設けられ
るエミッタおよびベース領域と、前記エミッタおよびベ
ース領域を形成する結晶面の補結晶面に設けられるコレ
クタ高濃度領域と、前記２つの結晶面と基板との接続部
に形成される基板酸化膜からなる素子間分離領域とを備
えることを含む。
両方向に完全分離され且つエピタキシャル層を用いるこ
となく構成し得る半導体装置を提供することである、 〔問題点を解決するための手段〕 本発明によれば半導体装置は、半導体基板と、前記半導
体基板の表面における結晶面と異なる結晶面に設けられ
るエミッタおよびベース領域と、前記エミッタおよびベ
ース領域を形成する結晶面の補結晶面に設けられるコレ
クタ高濃度領域と、前記２つの結晶面と基板との接続部
に形成される基板酸化膜からなる素子間分離領域とを備
えることを含む。
〔実施例〕
以下、図面を参照して本発明の詳細な説明する。
本発明の半導体装置の構造はその製造方法を明らかにす
ることによって最も理解し得ると考えられるので、製造
工程と共に説明する。
ることによって最も理解し得ると考えられるので、製造
工程と共に説明する。
第１図〜第７図は本発明の一実施例を示すバイポーラ・
トランジスタ構造を明らかにするための製造工程図であ
る。まず、表面の結晶面が＜１００＞のＮ型のシリコン
基板１１（０，５〜２Ω・ｌ）上に酸化シリコン膜１２
を成長させた後、この酸化シリコン膜１２を選択エツチ
ングして任意のパターンを形成する（第１図参照〉。
トランジスタ構造を明らかにするための製造工程図であ
る。まず、表面の結晶面が＜１００＞のＮ型のシリコン
基板１１（０，５〜２Ω・ｌ）上に酸化シリコン膜１２
を成長させた後、この酸化シリコン膜１２を選択エツチ
ングして任意のパターンを形成する（第１図参照〉。
次に、酸化シリコン膜１２をマスクとしてシリコン基板
１１の表面に対して４５゛の角度で六弗化イオウ（ＳＦ
６）と四塩化炭素ＣＣＣｅ４＞の混合ガスを用いてシリ
コン基板１１を任意の深さまでリアクティブイオンエッ
チ（ＲＩＥ）にて異方性エツチングを行ない、マスクと
して用いた酸化シリコン膜１２を除去する（第２図参照
）、この時、４５°の角度を持った突起状シリコン１３
の上面から見える結晶面は＜１１０＞であり、見えない
裏面の結晶面は＜１１０＞となっている、続いて、シリ
コン基板１１全面に約５００人の酸化シリコンｆｉ１４
及び約１０００人の窒化シリコン膜１５を形成した後、
ポジレジスト１６を用いて突起状シリコン１３の＜１１
０＞の結晶面の底部を選択エツチングする（第３図参照
）０次に、＜１１０＞のシリコン結晶面を裏側の＜１１
０＞の結晶面に到達するまで選択酸化して素子分離領域
１７を形成し突起状シリコン１３をシリコン基板１１よ
り電気的に絶縁分離する（第４図参照）、続いて窒化シ
リコン膜１５を選択エツチングしてボロンを熱拡散又は
イオン注入してベース領域１８を形成し、表面に酸化シ
リコン膜１９を形成する（第５図参照）、さらに、突起
状シリコン１３の上面（〈１００〉面）の一部と、それ
に連続する＜１１０＞面の窒化シリコン膜１５及び酸化
シリコン膜１４を除去した後、リンを熱拡散して高濃度
コレクタ領域２０を形成し、つづいて表面に酸化シリコ
ン膜２１を形成し、さらにベース領域１８上の酸化シリ
コン膜１９を選択エツチングしてヒ素を熱拡散又はイオ
ン注入してエミッタ領域２２を形成する（第６図参照）
。ここでは高濃度コレクタ領域２０とエミッタ領域２２
は別々に形成したが、同時に形成してもさしつかえな
・い、最後に各領域に電極引き出し窓を開孔してアルミ
ニウム膜を被着した後、任意のバターニングをして電極
２３をそれぞれ形成する（第７図参照）０以上の例では
電極として直接アルミニウムを用いたが、ドープド・ポ
リシリコンによって突起状シリコン１３の上面（＜１０
０＞面）まで電極を引き出し、気相成長の酸化シリコン
又は窒化シリコン等によって突起状シリコン周辺を埋め
、基板表面を平坦化してからアルミニウム膜による配線
を形成しても良い。
１１の表面に対して４５゛の角度で六弗化イオウ（ＳＦ
６）と四塩化炭素ＣＣＣｅ４＞の混合ガスを用いてシリ
コン基板１１を任意の深さまでリアクティブイオンエッ
チ（ＲＩＥ）にて異方性エツチングを行ない、マスクと
して用いた酸化シリコン膜１２を除去する（第２図参照
）、この時、４５°の角度を持った突起状シリコン１３
の上面から見える結晶面は＜１１０＞であり、見えない
裏面の結晶面は＜１１０＞となっている、続いて、シリ
コン基板１１全面に約５００人の酸化シリコンｆｉ１４
及び約１０００人の窒化シリコン膜１５を形成した後、
ポジレジスト１６を用いて突起状シリコン１３の＜１１
０＞の結晶面の底部を選択エツチングする（第３図参照
）０次に、＜１１０＞のシリコン結晶面を裏側の＜１１
０＞の結晶面に到達するまで選択酸化して素子分離領域
１７を形成し突起状シリコン１３をシリコン基板１１よ
り電気的に絶縁分離する（第４図参照）、続いて窒化シ
リコン膜１５を選択エツチングしてボロンを熱拡散又は
イオン注入してベース領域１８を形成し、表面に酸化シ
リコン膜１９を形成する（第５図参照）、さらに、突起
状シリコン１３の上面（〈１００〉面）の一部と、それ
に連続する＜１１０＞面の窒化シリコン膜１５及び酸化
シリコン膜１４を除去した後、リンを熱拡散して高濃度
コレクタ領域２０を形成し、つづいて表面に酸化シリコ
ン膜２１を形成し、さらにベース領域１８上の酸化シリ
コン膜１９を選択エツチングしてヒ素を熱拡散又はイオ
ン注入してエミッタ領域２２を形成する（第６図参照）
。ここでは高濃度コレクタ領域２０とエミッタ領域２２
は別々に形成したが、同時に形成してもさしつかえな
・い、最後に各領域に電極引き出し窓を開孔してアルミ
ニウム膜を被着した後、任意のバターニングをして電極
２３をそれぞれ形成する（第７図参照）０以上の例では
電極として直接アルミニウムを用いたが、ドープド・ポ
リシリコンによって突起状シリコン１３の上面（＜１０
０＞面）まで電極を引き出し、気相成長の酸化シリコン
又は窒化シリコン等によって突起状シリコン周辺を埋め
、基板表面を平坦化してからアルミニウム膜による配線
を形成しても良い。
以上の説明で明らかなように、本発明にかかる半導体装
置は基板に対し縦、横両方向から完全に絶縁分離された
素子が基板とは異なる結晶面に形成される。従って、従
来構造の如きエピタキシャル層を全く必要とせず且つ基
板と完全分離された素子領域をもつので、きわめて高速
化されたバイポーラ・トランジスタを構成し得る。
置は基板に対し縦、横両方向から完全に絶縁分離された
素子が基板とは異なる結晶面に形成される。従って、従
来構造の如きエピタキシャル層を全く必要とせず且つ基
板と完全分離された素子領域をもつので、きわめて高速
化されたバイポーラ・トランジスタを構成し得る。
第８図は本発明の他の実施例を示すバイポーラ・トラン
ジスタの断面構造図である。シリコン基板１１は前実施
例と同様に結晶面が＜１００＞のＮ型のシリコン基板で
ある０本実施例ではシリコン基板１１の表面に対して９
０°の角度で任意の深さまでリアクティブイオンエッチ
を行ない、前実施例と同様にして＜０１０＞面にエミッ
タ領域２２を、また＜０１０＞面に高濃度領域を２０を
形成している。この実施例ではエミッタ、ベース領域２
２．１８及び高濃度コレクタ領域２０がシリコン基板１
１と素子間分離領域１７′で完全分離されたうえこれに
対し垂直に形成されているので素子の高密度化が容易に
実現できる利点がある。本実施例も前実施例と同様、ド
ープド・ポリシリコンによる電極引き出しと平坦化後の
配線形成を行なっても良い。
ジスタの断面構造図である。シリコン基板１１は前実施
例と同様に結晶面が＜１００＞のＮ型のシリコン基板で
ある０本実施例ではシリコン基板１１の表面に対して９
０°の角度で任意の深さまでリアクティブイオンエッチ
を行ない、前実施例と同様にして＜０１０＞面にエミッ
タ領域２２を、また＜０１０＞面に高濃度領域を２０を
形成している。この実施例ではエミッタ、ベース領域２
２．１８及び高濃度コレクタ領域２０がシリコン基板１
１と素子間分離領域１７′で完全分離されたうえこれに
対し垂直に形成されているので素子の高密度化が容易に
実現できる利点がある。本実施例も前実施例と同様、ド
ープド・ポリシリコンによる電極引き出しと平坦化後の
配線形成を行なっても良い。
以上詳細に説明したように、本発明によれば、半導体基
板の表面とは異なる結晶面にエミッタおよびベース領域
を設けることにより、エピタキシャル成長が不要となっ
てエピタキシャル層と同様の領域を容易にコントロール
良く得ることができ、また、素子領域と半導体基板との
完全絶縁分離が容易にできる等の効果を生じるのでバイ
ポーラ・トランジスタの高速化を容易に達成することが
できる。
板の表面とは異なる結晶面にエミッタおよびベース領域
を設けることにより、エピタキシャル成長が不要となっ
てエピタキシャル層と同様の領域を容易にコントロール
良く得ることができ、また、素子領域と半導体基板との
完全絶縁分離が容易にできる等の効果を生じるのでバイ
ポーラ・トランジスタの高速化を容易に達成することが
できる。
第１図〜第７図は、本発明の一実施例を示すバイポーラ
・トランジスタ構造を明らかにするための製造工程図、
第８図は、本発明の他の実施例を示すバイポーラ・トラ
ンジスタの断面構造図である。 １１・・・シリコン基板、１３・・・突起状シリコン、
１７．１７’・・・素子間分離領域、１８・・・ベース
領域、２０・・・高濃度コレクタ領域、２２・・・エミ
ッタ領域、２３・・・電極。 茅、、ｓ図 粥乙図
・トランジスタ構造を明らかにするための製造工程図、
第８図は、本発明の他の実施例を示すバイポーラ・トラ
ンジスタの断面構造図である。 １１・・・シリコン基板、１３・・・突起状シリコン、
１７．１７’・・・素子間分離領域、１８・・・ベース
領域、２０・・・高濃度コレクタ領域、２２・・・エミ
ッタ領域、２３・・・電極。 茅、、ｓ図 粥乙図
Claims (1)
- 半導体基板と、前記半導体基板の表面における結晶面
と異なる結晶面に設けられるエミッタおよびベース領域
と、前記エミッタおよびベース領域を形成する結晶面の
補結晶面に設けられるコレクタ高濃度領域と、前記２つ
の結晶面と基板との接続部に形成される基板酸化膜から
なる素子間分離領域とを備えることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62094368A JPS63260077A (ja) | 1987-04-16 | 1987-04-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62094368A JPS63260077A (ja) | 1987-04-16 | 1987-04-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63260077A true JPS63260077A (ja) | 1988-10-27 |
Family
ID=14108374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62094368A Pending JPS63260077A (ja) | 1987-04-16 | 1987-04-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63260077A (ja) |
-
1987
- 1987-04-16 JP JP62094368A patent/JPS63260077A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4696097A (en) | Poly-sidewall contact semiconductor device method | |
| US4764801A (en) | Poly-sidewall contact transistors | |
| JP2539777B2 (ja) | 半導体素子の形成方法 | |
| JPS6286760A (ja) | 多結晶側壁を有するトランジスタ及びその製法 | |
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| JPH04334030A (ja) | 薄層ｓｏｉ型絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
| US4857479A (en) | Method of making poly-sidewall contact transistors | |
| JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS63260077A (ja) | 半導体装置 | |
| JPH0513535B2 (ja) | ||
| JP2731811B2 (ja) | 柱状バイポーラトランジスターおよびその製造方法 | |
| JPH0626215B2 (ja) | 多結晶側壁接触トランジスタ並びに集積回路及びその製造方法 | |
| JP3011729B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPH05506749A (ja) | 絶縁された単結晶シリコンアイランドの製法 | |
| JPS6021540A (ja) | 半導体装置の製造方法 | |
| JP2853761B2 (ja) | 半導体装置およびその製造方法 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPH02267963A (ja) | 半導体記憶装置の製造方法 | |
| JPS61229339A (ja) | 半導体装置 | |
| JPH034539A (ja) | 半導体装置及びその製造方法 | |
| JP2765864B2 (ja) | 半導体装置の製造方法 | |
| JP3251834B2 (ja) | 半導体装置およびその製造方法 |