JPS63260207A

JPS63260207A - デジタルａｇｃ方式

Info

Publication number: JPS63260207A
Application number: JP9312487A
Authority: JP
Inventors: Tetsuo Ikeda; 哲夫池田
Original assignee: Kenwood KK
Current assignee: Kenwood KK
Priority date: 1987-04-17
Filing date: 1987-04-17
Publication date: 1988-10-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野この発明はデジタルＡＧＣ方式に係り、特にヒツト精度
を落すことなく、時定数を畏くするのに好適な高速信号
処理分野のＡＧＣ方式に閉するものである。

（ロ）従来技術デジクルＡＧＣ（＾ｕｔｏｓａｔｉｃ　Ｇａ１ｎ　Ｃｏ
ｎｔｒｏｌ）方式はＳＳＢ無＊＊やＡＭ受信機の変調波
信号などの高周波信号や広帯域伝送システムに使われ、
アナログＡＧＣ方式に比ベデジクル処理の方が動作が安
定であること、また回路構成が小さく構成される等の利
点があるので、デジクルＡＧＣ方式が多く採用されるよ
うになって来た。

蔦４図に従来のデジクルＡＧＣ方式の回路構成を示す、
この回路構成は１次フィードバック・ループを形成し、
入力信号は入力端子１に供給され乗算器２で１１ｍされ
、ＡＧＣが施された出力信号として出力端子３に出力さ
れるようになっていた。

この入力信号が何らかの原因で急激に変化した壜♂、予
め定められた一定の出力レベルになるよう自動的に利４
１１１８１１１され、平滑された出力信号を得ることが
でき、また出力信号はレベル検出器４に供給され、サン
プリング周期Ｔのサンプリング出力レベルを検出する。

検出された各サンプリング出力は絶対値に１き換えられ
、絶対値として加算器５に供給される。加算器５の他の
一方には基準値発生器６より予め定められた基準値が加
えられている。加算器５は検出されたサンプリング出力
の絶対値と基準値との差をとり、差信号値として乗算器
７に供給されるようにしていた。

一方、乗算器７は制御信号発生器８より制御信号が供給
され、前記差信号と乗算される。この制御信号はＡＧＣ
回路の時定数を決める制御力αとして動作する。この乗
算器７の出力は加算器９に送出するが、加算！１９はサ
ンプリング周期Ｔに等しい遅延時間を有する遅延回路１
０とともに平滑用フィルクーを形成し、乗算器７の出力
を平滑する。

この平滑出カリミツクー回１１８１１を経由してＡＧＣ
信号となって乗算器２に供給される。入力信号乗算器２
でＡＧＣ信号を乗算し、自動利得制御された出力信号と
なって出力端子３に送出されるようになっている。

第４図は一次のフィードバック・ループを形成したデジ
タルＡＧＣ方式であるが、ＡＧＣ動作を急峻にしＡＧＣ
効果を発揮する目的で二次、または三次（高次）フィー
ドバック・ループを採用する場合もあるが、高次のフィ
ードパーシフ・ループにすると発振しやすく不安定な回
路構成になるので、一般には一次フイードバック・ルー
プを形成し、安定なＡＧＣ動作を行なう＠語構成が使わ
れている。

（ハ）発明が解決しようとする問題点しかし、上記した従来のものにおいては。

ＡＧＣルーフの時定数を大きくすることができないので
、ＡＭまたはＳＳ８変ｙ４波信号などの高周波信号や広
帯域周波数のデータ伝送のＡ　Ｇ　ＣＩＩＩ御回路にお
いて、波形の形状を正しく保持し、かつＡＧＣを良好に
行なうことができない欠点があった。

ＡＧＣループの時定数を大きくするためには、サンプリ
ングｍ期丁が一定である時、制御力αを小さく設定しな
ければいけないが、Ａｌｌ　１１力αを小ざくするとデ
ジタル・データのビット精度が低くなってしまう欠点が
ある。更に制御力αを小さくすると乗ｇ器７の出力が零
となって、ＡＧＣ＃ｆ’）をしなくなるという欠点があ
る。

この発明は上記した点を鑑みてなされたものであり、そ
の目的とするところは、制御力αを小ざくせず、ＡＧＣ
ループの時定数を大きくすることができるデジタルＡＧ
Ｃ方式を提供することにある。

（ニ）間ＩＩを解決するための手段この発明に係るデジタルＡＧＣ方式は入力信号をサンプ
リング周期でレベル検出する検出手段ご、基準値を加算
し制御信号の制御力を乗算する乗算手段と、サンプリン
グ周期の整数倍のタイミング信号で切損える切換手段と
、平滑フィルターで平滑する平滑手段と、リミッタ回路
のリミッタ手段とを備え、ＡＧＣ信号を抽出し入力信号
と乗算して、自動利得制御された出力信号を得るように
したことを特徴ヒするデジタルＡＧＣ方式である。

（ホ）作用デジタルＡＧＣ方式の入力回路に供給された、入力信号
はサンプリング周期Ｔで絶対値に冒き換え、基準値との
差をとって、入力信号の変化量を送出する。このサンプ
リングされた変化量は制御力αで乗算される。

乗算された出力信号はサンプリングｆｆ１１１１Ｔの整
数分の１のタイミングで、切換器によって０Ｎ１０ＦＦ
動修を行う、切換器がＯＮ時、乗算された出力信号はそ
のまま平滑フィルクー回路に送出されるが、切換器ＯＦ
Ｆの場合は、乗算された出力信号はカットされて、平滑
フィルターの入力は零となる。

平滑用フィルクー回路は入力信号の存在する時と、入力
信号の存在しない零の時の時ｒ＝’＋ｍ隔の閏が一様ｌ
こ平滑され、平滑用フィルターの出力信号は整数分の１
となって出力される。１！ｌち、平滑されたＡＧＣ信号
は制御力αを整数分の１にしたことと等価のＡＧＣ動作
を施し、ＡＧＣループの時定数を大きくしたデジクルＡ
ＧＣ方式の回路として動作する。

（へ）実施例この発明に係るデジタルＡＧＣ方式の実施例を蔦１図に
基づいて説明する。

第１図は、菓４図と同一回路を示す部分は同符号で示し
た。１２は切換器、１３はタイミング発生器である。

Ｎ１図は第４図の従来のデジタルＡＧＣ方式に対し、切
換器１２とタイミング発生器１３を付加したものである
。入力端子１、乗算器２、出力塙子３、レベル検出器４
、加算器５、基準値発生器６、乗算器７、制御信号発生
器８、加算器９、サシプリング周期Ｔの遅延回路１０、
リミッタ１１により構成され、加算器５は基準値発生器
６からの基準値が、乗算器７には制御力αが印加されて
いる回路構成部分は、従来のデジタルＡＧＣ方式（蔦４
図）と同じである。

タイミング発生器１３はサンプリング周期Ｔの整数倍に
設定されたタイミング・パルスを発生し切換器１２に送
出する。切換器１２はこのタイミング・パルスに同期し
、伝送回路を０Ｎ１０ＦＦする。

今、サンプリング周期Ｔとタイミング・パルスの周期Ｓ
を５＝４Ｔとし、乗算器７の出力をＭとすると、切換器
１２の入力はサンプリング周期Ｔに合った乗算器７の出
力Ｍが入力される。切換器１２は５＝４Ｔでサンプリン
グ周期Ｔの４倍の長いタイミング周期Ｓで切換えが行わ
れ、タイミング・パルスが出た時、切換器１２の出力に
乗算器７の出力Ｍが現われる。即ち、切換器１２出力は
サンプリング周期Ｔの４個のパルスの中で、１個のタイ
ミング周期Ｓが存在する時だけ、出力Ｍが現われること
になる。

以上の時間的間係を図示するとＷ２０のようになる０Ｍ
２１２１（ａ）はサンプリング周期Ｔのパルス、（ｂ）
はタイミング発生器１３の出力のタイミング・パルス、
（Ｃ）は切換器１２の出力Ｍが発生する時間的間係を示
したものである。

サンプリング周期Ｔの４個ごとに現われる切換器１２の
出力は、加算器９と遅延回路１０で形成された平滑用フ
ィルターに供給される。

平滑用フィルターは各サンプリング周期に合わせて平滑
するので、平滑用フィルクーの出力は第２図（ｄ）のよ
うに、乗算器７の出力Ｍの４分の１に平滑される。すな
わち平滑債の出力信号はＭ／４となる。これは制御力α
を１７４にしたのと等価であり、制御力αは見掛は上４
分の１に７１１ざくなったことになる。

制御力αが見掛は上、小さくなった分だけＡＧＣループ
の時定数は大きくなり、時定数の大きなＡＧＣ回路が実
現できる。

なお、平滑用フィルターは積分形の回路構成になってい
るため、デジタル・データのヒツト精度を落すことなく
処理できる。

第３図は、この発明の他の実施例の回路図である。蔦３
図のデジタルＡＧＣ方式は従来のデジタルＡＧＣ方式（
Ｎ４図）の制御力αを１に固定した場合の実施例である
。

α＝１と固定すると乗算器７が不要となり、回路構成を
簡単にすることが可能である。しかもタイミング発生器
１３のサンプリング周期の整数分の１のタイミング・パ
ルスによって切換えられ、平滑フィルターで平滑される
と、前述したように見掛は上の制御力ａの働きを行ない
、ＡＧＣループの時定数を調整することができる。

（ト）発明の効果この発明に係るデジタルＡＧＣ方式は制御力αを小さく
調整することなく、切換器のタイミング・パルスを調整
し、平滑フィルターで平滑することによって、ＡＧＣル
ープの時定数を長くすることができる。

このため、波形の形状をそこなうことなく、ＳＳＢやＡ
Ｍ変変波波信号ＡＧＣ回路、及び広帯域データ伝送回路
のＡＧＣ回路などに実施応用が可能である。

しかも基本的な回路構成は、−次フイードバック・ルー
プを形成した安定なＡＧＣ動作を行うことができ、構成
が簡単で且つ安価であるため、実施も容易である等の優
れた特徴を有している。

【図面の簡単な説明】

第１図はこの発明に係るデジタルＡＧＣ方式の実施例を
示したブロック図、８２図はサンプリング周期とタイミ
ング・パルス及び切換器、平滑フィルクーの出力を示し
た波形図、第３図はこの発明の他の実施例を示したブロ
ック図、第４図は従来のデジクルＡＧＣ方式のブロック
図である。１・・・デジクル信号入力端子、２・・・乗算器、３・
・・出力塙子、４・・・レベル検出器、５・・・加算器
、６・・・基準値発生器、７・・・乗算器、８・・・制
御信号発生器、９・・・加算器、１０・・・遅延回路。１１・・・リミッタ、１２・・・切換器、１３・・・タ
イミング発生器。特　　許　　出　　震　　人第　１　図；シ　２　図（ａ）サシ７リング層期・Ｔ（ｂ）タイミング・パルス：５

Claims

【特許請求の範囲】高速信号伝送系に使用されるデジタルＡＧＣ方式におい
て、入力信号をサンプリング周期でレベル検出する検出手段
と、基準値を加算し制御信号の制御力を乗算する乗算手
段と、サンプリング周期の整数倍のタイミング信号で切
換える切換手段と、平滑フィルターで平滑する平滑手段
と、リミッタ回路のリミッタ手段とを備え、ＡＧＣ信号
を抽出し入力信号と乗算して、自動利得制御された出力
信号を得るようにしたことを特徴とするデジタルＡＧＣ
方式。