JPS63261767A - 超伝導トランジスタの製造方法 - Google Patents
超伝導トランジスタの製造方法Info
- Publication number
- JPS63261767A JPS63261767A JP62095119A JP9511987A JPS63261767A JP S63261767 A JPS63261767 A JP S63261767A JP 62095119 A JP62095119 A JP 62095119A JP 9511987 A JP9511987 A JP 9511987A JP S63261767 A JPS63261767 A JP S63261767A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- superconducting
- control electrode
- film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、極低温で動作する超伝導トランジスタ及びそ
の製造方法に係り、特に加工精度を高め、デバイス特性
の均一性と再現性を向上させ、回路利得を高めるのに好
適な超伝導トランジスタ及びその製造方法に関する。
の製造方法に係り、特に加工精度を高め、デバイス特性
の均一性と再現性を向上させ、回路利得を高めるのに好
適な超伝導トランジスタ及びその製造方法に関する。
半導体に接して設けられた２つの超伝導電極間に流れる
超伝導電流の値を、制御電極に印加した電圧により超伝
導近傍効果を変化されることによって制御することを動
作原理とする超伝導トランジスタについては、ジャーナ
ル・オブ・アプライド・フィジクス、５１巻２７３６ペ
ージ（１９８０年）（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ
ｉｅｄ Ｐｈｙｓｉｃｓ ｖｏ Ｑ 、 ５１ （１９
８０））に論じられている。
超伝導電流の値を、制御電極に印加した電圧により超伝
導近傍効果を変化されることによって制御することを動
作原理とする超伝導トランジスタについては、ジャーナ
ル・オブ・アプライド・フィジクス、５１巻２７３６ペ
ージ（１９８０年）（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ
ｉｅｄ Ｐｈｙｓｉｃｓ ｖｏ Ｑ 、 ５１ （１９
８０））に論じられている。
上記従来技術は電界効果型の超伝導素子の実現を目的と
している。すなわち制御電極にゲート絶縁膜を介して電
界を加えることで半導体チャネル中のキャリア濃度を変
化させ、超伝導近接効果を変調することによりソース・
ドレイン電極の間に電圧零の状態で流れる超伝導電流を
制御するというものである。超伝導近接効果を生じさせ
るためには、ソース・ドレイン電極となる２つの超伝導
体間の距離を超伝導体の電子対コヒーレンス長の１０倍
程度、すなわち０．２μｍ以下に近接させる必要がある
。この範囲よりも小さいと超伝導電極間の結合が強すぎ
て、制御電極による制御が行いにくくなり、例えば超伝
導トランジスタの利得が低下するなどの問題がある。一
方、この範囲より大きいと超伝導弱結合が形成されず、
超伝導電流が流れない。この距離を確保し、ここにゲー
ト絶縁膜を形成し、その上にゲート電極を設置すること
が困難であった。
している。すなわち制御電極にゲート絶縁膜を介して電
界を加えることで半導体チャネル中のキャリア濃度を変
化させ、超伝導近接効果を変調することによりソース・
ドレイン電極の間に電圧零の状態で流れる超伝導電流を
制御するというものである。超伝導近接効果を生じさせ
るためには、ソース・ドレイン電極となる２つの超伝導
体間の距離を超伝導体の電子対コヒーレンス長の１０倍
程度、すなわち０．２μｍ以下に近接させる必要がある
。この範囲よりも小さいと超伝導電極間の結合が強すぎ
て、制御電極による制御が行いにくくなり、例えば超伝
導トランジスタの利得が低下するなどの問題がある。一
方、この範囲より大きいと超伝導弱結合が形成されず、
超伝導電流が流れない。この距離を確保し、ここにゲー
ト絶縁膜を形成し、その上にゲート電極を設置すること
が困難であった。
本発明の目的はデバイス特性の均一性、再現性さらには
回路利得の向上を図る高集積化に適した超伝導トランジ
スタの製造方法を提供することにある。
回路利得の向上を図る高集積化に適した超伝導トランジ
スタの製造方法を提供することにある。
上記目的は、ゲート絶縁膜及び制御電極作製工程を、超
伝導体からなるソース・ドレイン電極形成工程よりも先
に行うことで、ソース・ドレイン電極間を好適な範囲の
距離に確保し、ゲート絶縁膜の厚さを薄くシ、かつ半導
体中の不純物を好適な分布に形成することにより達成さ
れる。
伝導体からなるソース・ドレイン電極形成工程よりも先
に行うことで、ソース・ドレイン電極間を好適な範囲の
距離に確保し、ゲート絶縁膜の厚さを薄くシ、かつ半導
体中の不純物を好適な分布に形成することにより達成さ
れる。
ゲート絶縁膜、制御電極をあらかじめ形成しておき、必
要な寸法で一度に加工すれば、ゲート絶縁膜の厚さを最
小限にできるため１回路利得が向上し、さらにゲート絶
縁膜を１０００℃以上高温の熱酸化で形成する場合この
プロセスエ稈を用いれば、超伝導電極の特性の劣化を防
止することができる。また、制御電極をマスクとして不
純物を導入することができるため、好適な分布の不純物
導入が容易となる。さらにソース・トレイン電極と制御
電極の絶縁性を保って、ソース・ドレイン間の距離をコ
ヒーレンス長の１０倍程度にすることができるため、信
頼性を向上し、高利得化、高速化が可能となる。
要な寸法で一度に加工すれば、ゲート絶縁膜の厚さを最
小限にできるため１回路利得が向上し、さらにゲート絶
縁膜を１０００℃以上高温の熱酸化で形成する場合この
プロセスエ稈を用いれば、超伝導電極の特性の劣化を防
止することができる。また、制御電極をマスクとして不
純物を導入することができるため、好適な分布の不純物
導入が容易となる。さらにソース・トレイン電極と制御
電極の絶縁性を保って、ソース・ドレイン間の距離をコ
ヒーレンス長の１０倍程度にすることができるため、信
頼性を向上し、高利得化、高速化が可能となる。
以下、本発明を実施例を参照して詳細に説明する。
第１図を用いて本発明の第１の実施例を説明する。第１
図（ａ）〜（ｈ）は順に作製工程を示し、（ｈ）は完成
した超伝導トランジスタの構造を示す。
図（ａ）〜（ｈ）は順に作製工程を示し、（ｈ）は完成
した超伝導トランジスタの構造を示す。
第１図（ａ）に示すように、１×１０１４ａ１１−δ以
下の不純物を含むＳｉの半導体基板１の表面を１２００
℃の酸素雰囲気中で熱酸化を行い、Ｊグさ約８０ｎｍの
絶縁膜２を形成する。続いて厚さ約１１００ｎで制御電
極となるべきＮｂからなる超伝導体３をＤＣマグネトロ
ンスパッタ法で形成しく第１図（ｂ）） 、その上にＰ
ＭＭＡ等の電子線用レジスト４を約５００ｎｍ塗布した
。次に電子線描画法を用いて幅０．２μｍの空隙をもつ
レジストパターンを形成する０次にこの上にＡＱよりな
る厚さ３０ｎｍの金属薄膜５を抵抗加熱法によって堆積
させ（第１図（ｄ）） 、アセトンの溶液にひたしてリ
フトオフを行って第１図（ｅ）に示すように幅０．２μ
ｍ以下の金属マスクを形成した。続いてこれをマスクと
して、ＣＦｃガスを用いたプラズマエツチングを施し、
Ｓｉ基板１を２００ｎｍエツチングで除去し、幅０．２
μｍ以下の突起状に加工してゲート絶縁膜７．制御電極
８を形成する。その後ただちに金属薄膜５をマスクとし
てイオン打込法によりＰイオンを半導体基板１に導入し
、不純物濃度１×１０１８Ｇ−８以上の高濃度不純物導
入層９を形成し、活性化処理を行う。この場合には高濃
度不純物導入層９はセルファライン的に形成されるため
、この端部は、制御電極８の直下の半導体まで達してい
て、この部分が素子の利得に対して有効に働く。なお、
半導体の突起部の中央には、不純物濃度１×１０１８■
−３以下のチャネル６が形成されている（第１図（ｆ）
）。
下の不純物を含むＳｉの半導体基板１の表面を１２００
℃の酸素雰囲気中で熱酸化を行い、Ｊグさ約８０ｎｍの
絶縁膜２を形成する。続いて厚さ約１１００ｎで制御電
極となるべきＮｂからなる超伝導体３をＤＣマグネトロ
ンスパッタ法で形成しく第１図（ｂ）） 、その上にＰ
ＭＭＡ等の電子線用レジスト４を約５００ｎｍ塗布した
。次に電子線描画法を用いて幅０．２μｍの空隙をもつ
レジストパターンを形成する０次にこの上にＡＱよりな
る厚さ３０ｎｍの金属薄膜５を抵抗加熱法によって堆積
させ（第１図（ｄ）） 、アセトンの溶液にひたしてリ
フトオフを行って第１図（ｅ）に示すように幅０．２μ
ｍ以下の金属マスクを形成した。続いてこれをマスクと
して、ＣＦｃガスを用いたプラズマエツチングを施し、
Ｓｉ基板１を２００ｎｍエツチングで除去し、幅０．２
μｍ以下の突起状に加工してゲート絶縁膜７．制御電極
８を形成する。その後ただちに金属薄膜５をマスクとし
てイオン打込法によりＰイオンを半導体基板１に導入し
、不純物濃度１×１０１８Ｇ−８以上の高濃度不純物導
入層９を形成し、活性化処理を行う。この場合には高濃
度不純物導入層９はセルファライン的に形成されるため
、この端部は、制御電極８の直下の半導体まで達してい
て、この部分が素子の利得に対して有効に働く。なお、
半導体の突起部の中央には、不純物濃度１×１０１８■
−３以下のチャネル６が形成されている（第１図（ｆ）
）。
次に電子ビーム蒸着法で厚さ２００ｎｍのＮｂからなる
超伝導薄膜を形成した後、金属薄膜５から上層をエツチ
ングして除去することによりソース電極１０．ドレイン
電極１１を形成し、第１図（ｈ）に示す構造の超伝導ト
ランジスタを得ることができた。
超伝導薄膜を形成した後、金属薄膜５から上層をエツチ
ングして除去することによりソース電極１０．ドレイン
電極１１を形成し、第１図（ｈ）に示す構造の超伝導ト
ランジスタを得ることができた。
以上述べた方法で作製した超伝導トランジスタは、ゲー
ト絶縁膜、ゲート電極を先に作製することによりソース
・ドレイン電極と制御電極との絶縁性を保ちつつ、チャ
ネルの幅を精度良く形成することができ、ゲート絶縁膜
の厚さを最小限に薄くでき、超伝導電極を設置の後に、
高温プロセス工程が入ることがない。このため再現性、
均一性。
ト絶縁膜、ゲート電極を先に作製することによりソース
・ドレイン電極と制御電極との絶縁性を保ちつつ、チャ
ネルの幅を精度良く形成することができ、ゲート絶縁膜
の厚さを最小限に薄くでき、超伝導電極を設置の後に、
高温プロセス工程が入ることがない。このため再現性、
均一性。
信頼性が向上する。また回路利得、動作速度等のデバイ
ス特性も向上した。
ス特性も向上した。
次に第２図を用いて本発明の第２の実施例を説明する。
第２図（ａ）〜（ｇ）は順に作製工程を示し、（ｇ）は
完成した超伝導トランジスタの構造を表わす。
完成した超伝導トランジスタの構造を表わす。
第２図（ａ）に示すようにｌＸｌ０”ｍ″′８′８以下
物を含むＳｉの半導体基板１の表面を１２００℃の酸素
雰囲気中で熱酸化を行い、厚さ約８０ｎｍの絶縁膜２を
形成する。続いて厚さ約２００ｎｍの制御電極となるべ
きＮｂの超伝導体３をＤＣマグネトロンスパッタ法で形
成し、その上にＰＭＭＡ等の電子線用レジスト４を約５
００ｎｍ塗布した。（第２図（ｂ）） 次に電子線描画法を用いて幅０．２μｍのレジストパタ
ーンを形成しこれをマスクとしてプラズマエツチングを
施しゲート電極８を形成した。次にこれをマスクとして
イオン打込み法でＰイオンを半導体基板１に導入し、不
純物濃度１×１０１８０−８以上の高濃度不純物導入層
９を形成し、活性化処理を行う。この場合には高濃度不
純物導入層９はセルファライン的に形成されるためこの
端部は、制御電極８の直下の半導体まで達しているので
、素子の利得向上に有効に働く。なお、制御電極８の中
央直下には不純物濃度ｌＸ１０１８■−３以下のチャネ
ル６が形成されている。次に制御電極８の側壁を酸素プ
ラズマ中で酸化して層間絶縁膜１２を形成したのち、制
御電極８の下部以外の絶縁膜を除去するために、レジス
ト４をマスクとして、ＣＦ４ガスでプラズマエツチング
を行う（第２図（ｅ））、続いて電子ビーム蒸着法で厚
さ２００ｎｍのＮｂよりなる超伝導薄膜を堆積した後、
アセトンに浸してリフトオフを行い、ソース電極１０と
ドレイン電ｗ１．８を形成し、第２図（ｇ）に示す構造
の超伝導トランジスタを得ることができた。
物を含むＳｉの半導体基板１の表面を１２００℃の酸素
雰囲気中で熱酸化を行い、厚さ約８０ｎｍの絶縁膜２を
形成する。続いて厚さ約２００ｎｍの制御電極となるべ
きＮｂの超伝導体３をＤＣマグネトロンスパッタ法で形
成し、その上にＰＭＭＡ等の電子線用レジスト４を約５
００ｎｍ塗布した。（第２図（ｂ）） 次に電子線描画法を用いて幅０．２μｍのレジストパタ
ーンを形成しこれをマスクとしてプラズマエツチングを
施しゲート電極８を形成した。次にこれをマスクとして
イオン打込み法でＰイオンを半導体基板１に導入し、不
純物濃度１×１０１８０−８以上の高濃度不純物導入層
９を形成し、活性化処理を行う。この場合には高濃度不
純物導入層９はセルファライン的に形成されるためこの
端部は、制御電極８の直下の半導体まで達しているので
、素子の利得向上に有効に働く。なお、制御電極８の中
央直下には不純物濃度ｌＸ１０１８■−３以下のチャネ
ル６が形成されている。次に制御電極８の側壁を酸素プ
ラズマ中で酸化して層間絶縁膜１２を形成したのち、制
御電極８の下部以外の絶縁膜を除去するために、レジス
ト４をマスクとして、ＣＦ４ガスでプラズマエツチング
を行う（第２図（ｅ））、続いて電子ビーム蒸着法で厚
さ２００ｎｍのＮｂよりなる超伝導薄膜を堆積した後、
アセトンに浸してリフトオフを行い、ソース電極１０と
ドレイン電ｗ１．８を形成し、第２図（ｇ）に示す構造
の超伝導トランジスタを得ることができた。
以上述べた方法で作製した超伝導トランジスタは、チャ
ネルの幅を精度良く形成でき、ソース・ドレイン両電極
と制御電極との電気的分離が図れる。このため再現性、
均一性、信頼性が高く、回路利得、動作速度等のデバイ
ス特性も向上した。
ネルの幅を精度良く形成でき、ソース・ドレイン両電極
と制御電極との電気的分離が図れる。このため再現性、
均一性、信頼性が高く、回路利得、動作速度等のデバイ
ス特性も向上した。
本実施例においては超伝導電極の材料にＮｂを用いたが
、Ｎ ｂ Ｎ、 Ｎ ｂａｓ ｉ 、 Ｎ ｂａＧ ｅ
等のＮｂ化合物、Ｐ ｂ 、 Ｐ ｂ −Ａ ｕ 、
Ｐ ｂ −Ｉ ｎ 。
、Ｎ ｂ Ｎ、 Ｎ ｂａｓ ｉ 、 Ｎ ｂａＧ ｅ
等のＮｂ化合物、Ｐ ｂ 、 Ｐ ｂ −Ａ ｕ 、
Ｐ ｂ −Ｉ ｎ 。
Ｐｂ−Ｉｎ−Ａｕ、Ｐｂ−Ｂ１などのｐｂ金合金用いた
場合でも同様の効果を得ることができる。
場合でも同様の効果を得ることができる。
また半導体基板にはＳｉ半導体の他にＧ ｅ 。
Ｇ ａ Ａ ｓ 、 Ｉ ｎ Ａ ｓ 、 Ｉ ｎ Ｐ
、 Ｉ ｎ Ｓ ｂなどを用いてよい。マスクとなる
金属薄膜としてＡＱを用いたが、Ａｕ、タングステンシ
リサイド、モリブデンシリサイド等のシリサイドを用い
ても同様の効果が得られる。
、 Ｉ ｎ Ｓ ｂなどを用いてよい。マスクとなる
金属薄膜としてＡＱを用いたが、Ａｕ、タングステンシ
リサイド、モリブデンシリサイド等のシリサイドを用い
ても同様の効果が得られる。
以上述べたように本発明によれば、超伝導トランジスタ
を再現性、均一性よく高精度で作製できる。さらにゲー
ト酸化膜の厚さを最小限にでき、チャネル部を好適な寸
法に制御すること、半導体の不純物分布を制御すること
も容易となるため、回路利得、動作速度が向上する。従
って高集積超伝導論理回路を容易に提供できる効果が得
られる。
を再現性、均一性よく高精度で作製できる。さらにゲー
ト酸化膜の厚さを最小限にでき、チャネル部を好適な寸
法に制御すること、半導体の不純物分布を制御すること
も容易となるため、回路利得、動作速度が向上する。従
って高集積超伝導論理回路を容易に提供できる効果が得
られる。
第１図、第２図はそれぞれ本発明の実施例を示す超伝導
トランジスタ製造工程説明のための断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・超伝導
体、４・・・レジスト、５・・・金属薄膜、６・・・チ
ャネル、７・・・ゲート絶ａｎａ、８・・・制御電極、
９・・・高濃度不純物導入層、１０・・・ソース電極、
１１・・・ドレイン電極、１２・・・層間絶縁膜。
トランジスタ製造工程説明のための断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・超伝導
体、４・・・レジスト、５・・・金属薄膜、６・・・チ
ャネル、７・・・ゲート絶ａｎａ、８・・・制御電極、
９・・・高濃度不純物導入層、１０・・・ソース電極、
１１・・・ドレイン電極、１２・・・層間絶縁膜。
Claims (1)
- １、少なくとも半導体に接して対向させて形成した２つ
の超伝導電極と、該半導体の表面に該超伝導電極と接し
て該超伝導電極の端部から対向部分の内側へ延在する２
つの高濃度不純物層と、該高濃度不純物層にはさまれ、
それより低濃度の不純物が導入されたチャネル部と、該
超伝導電極の対向部分の半導体のチャネル上部に覆つて
設けられた制御電位を有する超伝導素子において、少な
くとも該制御電極を形成する工程、該高濃度不純物層を
形成する工程、該２つの超伝導電極を形成する工程を順
次備えたことを特徴とする超伝導トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095119A JPS63261767A (ja) | 1987-04-20 | 1987-04-20 | 超伝導トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095119A JPS63261767A (ja) | 1987-04-20 | 1987-04-20 | 超伝導トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63261767A true JPS63261767A (ja) | 1988-10-28 |
Family
ID=14128948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62095119A Pending JPS63261767A (ja) | 1987-04-20 | 1987-04-20 | 超伝導トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63261767A (ja) |
-
1987
- 1987-04-20 JP JP62095119A patent/JPS63261767A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6292481A (ja) | 半導体装置の製造方法 | |
| JPS63261767A (ja) | 超伝導トランジスタの製造方法 | |
| JPS62122287A (ja) | 超伝導トランジスタ | |
| JPH09246536A (ja) | 半導体素子 | |
| JPS62131588A (ja) | 超伝導トランジスタの製法 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JPH01135080A (ja) | 超電導トランジスタ | |
| JPS63281482A (ja) | 超電導トランジスタ | |
| JPS61110479A (ja) | 超電導トランジスタの構造 | |
| JPS61206277A (ja) | 超電導トランジスタ | |
| JPS61110481A (ja) | 超電導トランジスタ | |
| JPH05243628A (ja) | ジョセフソン接合素子及びその製造方法 | |
| JPS6329593A (ja) | 超伝導トランジスタおよびその製造方法 | |
| JPH0722606A (ja) | 半導体装置の製造方法 | |
| JPS58153365A (ja) | ２端子型半導体定電流装置 | |
| KR940010558B1 (ko) | 전자의 파동성을 이용한 수직형 게이트의 양자간섭 트랜지스터 및 그 제조방법 | |
| JPS6257260A (ja) | 超電導トランジスタ | |
| JPS60780A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6142966A (ja) | 半導体装置の製造方法 | |
| JPS61289670A (ja) | 半導体装置の製造方法 | |
| JPS6260268A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6195571A (ja) | 半導体装置の製造方法 | |
| JPS6345872A (ja) | 超伝導素子及びその製造方法 | |
| JPS61176162A (ja) | 電界効果半導体装置とその製造方法 | |
| JPS628573A (ja) | 半導体装置およびその製造方法 |