JPS63262916A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS63262916A JPS63262916A JP62097747A JP9774787A JPS63262916A JP S63262916 A JPS63262916 A JP S63262916A JP 62097747 A JP62097747 A JP 62097747A JP 9774787 A JP9774787 A JP 9774787A JP S63262916 A JPS63262916 A JP S63262916A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- transistor
- short
- current
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ｊｌ要〕
本発明の半導体集積回路は、プル動作を行なうトランジ
スタに流れる電流を検出してプッシュ動作を行なうトラ
ンジスタの動作を制御するシｉｔ−ト電流制限回路部を
備えていることを特徴とする。
スタに流れる電流を検出してプッシュ動作を行なうトラ
ンジスタの動作を制御するシｉｔ−ト電流制限回路部を
備えていることを特徴とする。
これにより、プッシュ動作側トランジスタおよびプル側
トランジスタに流れるショート′准流を減少させること
が可能となり、トランジスタの破壊の防止と消費電力の
減少を図ることができる。
トランジスタに流れるショート′准流を減少させること
が可能となり、トランジスタの破壊の防止と消費電力の
減少を図ることができる。
本９１明は半導体’１４８＠路に関するものであり。
更に詳しく言えばプッシュ・プル動作を行なうトランジ
スタを有する半導体集積回路に関するものである。
スタを有する半導体集積回路に関するものである。
最近、Ｏ１９器やカメラ等の直流モータドライバーとし
て、該モータの正・逆回転制御可使なブリッジａ成の半
導体集積回路が用いられている。
て、該モータの正・逆回転制御可使なブリッジａ成の半
導体集積回路が用いられている。
第３図は、そのような従来例に係る半導体集積回路のブ
ロック構成図であ−る６図において、Ａ。
ロック構成図であ−る６図において、Ａ。
Ｂは入力端子であり、モータの正置逆回転を制御する信
号が入力する。１はスイッチング制御回路部であり、Ａ
入力が“Ｈ”のときＴ３（プッシュ側トランジスタ）が
オン、Ｔ２（プル側トランジスタ）がオンとなり、Ａ入
力が“Ｌ”のときＴ３がオフ、Ｔ２がオフとなる。２も
同様の動作を行なうスイッチング制御回路部であり、Ｂ
入力が＠ Ｈ１１１のときＴＩ（プッシュ側トランジス
タ）がオン、Ｔ４（プル側トランジスタ）がオンとなり
、Ｂ入力が“Ｌ′″のときＴＩがオフ、Ｔ４がオフとな
る。またＣ、Ｄは出力端子であり、該端子間にモータが
接続される。
号が入力する。１はスイッチング制御回路部であり、Ａ
入力が“Ｈ”のときＴ３（プッシュ側トランジスタ）が
オン、Ｔ２（プル側トランジスタ）がオンとなり、Ａ入
力が“Ｌ”のときＴ３がオフ、Ｔ２がオフとなる。２も
同様の動作を行なうスイッチング制御回路部であり、Ｂ
入力が＠ Ｈ１１１のときＴＩ（プッシュ側トランジス
タ）がオン、Ｔ４（プル側トランジスタ）がオンとなり
、Ｂ入力が“Ｌ′″のときＴＩがオフ、Ｔ４がオフとな
る。またＣ、Ｄは出力端子であり、該端子間にモータが
接続される。
次にこの回路の動作の概略を説明する。いまＡ入力が“
Ｈ”、Ｉｌｌ入力が“Ｌ”であるとすると、ＴＩ、Ｔ４
がオフしてＴ２．Ｔ３がオンする。このため出力りから
Ｃに電流が流れてモータが回転する（これが正回転であ
るとする。）モータを逆回転させるときには、へ入力を
“Ｌ”、Ｂ入力を′Ｈ”にする、これによりＴ２．Ｔ３
がオフしてＴＩ、Ｔ４がオンするので、出力ＣからＤに
電流が流れてモータが逆回転する。
Ｈ”、Ｉｌｌ入力が“Ｌ”であるとすると、ＴＩ、Ｔ４
がオフしてＴ２．Ｔ３がオンする。このため出力りから
Ｃに電流が流れてモータが回転する（これが正回転であ
るとする。）モータを逆回転させるときには、へ入力を
“Ｌ”、Ｂ入力を′Ｈ”にする、これによりＴ２．Ｔ３
がオフしてＴＩ、Ｔ４がオンするので、出力ＣからＤに
電流が流れてモータが逆回転する。
ところで、動作モードを切り替えるとき、例えば逆回転
から正回転に切り替えるとき、Ｔ１がオンからオフに、
Ｔ２がオフからオンに変化するが、従来例の回路によれ
ばＴ１のスイッチングスピードがＴ２のスイッチングス
ピードに比べて遅いため、ＴＩとＴ２が同時にオンする
ことになる。これはＮＰＮトランジスタからなるＴ２の
カットオフ周波数ｆｌが３００〜５００ＭＨｚであるの
に対し、ＰＮＰ トランジスタからなるＴＩの力、トオ
フ周波数が３〜５ＭＨｚであるように、プッシュ側トラ
ンジスタとプル側トランジスタの動作スピードの差に起
因するものである。
から正回転に切り替えるとき、Ｔ１がオンからオフに、
Ｔ２がオフからオンに変化するが、従来例の回路によれ
ばＴ１のスイッチングスピードがＴ２のスイッチングス
ピードに比べて遅いため、ＴＩとＴ２が同時にオンする
ことになる。これはＮＰＮトランジスタからなるＴ２の
カットオフ周波数ｆｌが３００〜５００ＭＨｚであるの
に対し、ＰＮＰ トランジスタからなるＴＩの力、トオ
フ周波数が３〜５ＭＨｚであるように、プッシュ側トラ
ンジスタとプル側トランジスタの動作スピードの差に起
因するものである。
このため動作切り替え時には電源間がショート状態とな
って大電流が流れて消費電力の増大を招くとともに１発
熱等によりトランジスタの破壊を招く場合がある。
って大電流が流れて消費電力の増大を招くとともに１発
熱等によりトランジスタの破壊を招く場合がある。
なお、外付けのコンデンサ等を用いてＴＩ。
Ｔ２のオン・オフを制御する信号の伝達時間を１瞥する
ことにより、ショート状態の防止を図ることも考えられ
るが、装置の構成が煩雑化したり、製造コストが高くな
るという問題がある。
ことにより、ショート状態の防止を図ることも考えられ
るが、装置の構成が煩雑化したり、製造コストが高くな
るという問題がある。
本発明はかかる従来の問題に鑑みて創作されたものであ
り、動作モード切り替え時に発生するショート電流を減
少させて消費電力の低減化と信頼性の高い半導体集積回
路の提供を目的とする。
り、動作モード切り替え時に発生するショート電流を減
少させて消費電力の低減化と信頼性の高い半導体集積回
路の提供を目的とする。
第１図は本発明の半導体集積回路の原理構成図である。
ｌはスイッチング制御回路部であり、入力信号の切り替
わりによってＴ２をオン、Ｔ３をオンし、あるいはＴ２
をオフ、Ｔ３・をオフするように’ａｍする。２もスイ
ッチング制御回路部であり、Ｔ１およびＴ４について同
様な制御を行なう。
わりによってＴ２をオン、Ｔ３をオンし、あるいはＴ２
をオフ、Ｔ３・をオフするように’ａｍする。２もスイ
ッチング制御回路部であり、Ｔ１およびＴ４について同
様な制御を行なう。
３はショート電流制御回路部であり、Ｔ２のベース電位
の検出を介して該Ｔ２に流れる電流量を検出し、Ｔｌの
オフを促進させる。４もショート電流制御回路部であり
、Ｔ４のベース電位の検出を介して該Ｔ４に流れる電流
量を検出し。
の検出を介して該Ｔ２に流れる電流量を検出し、Ｔｌの
オフを促進させる。４もショート電流制御回路部であり
、Ｔ４のベース電位の検出を介して該Ｔ４に流れる電流
量を検出し。
Ｔ３のオフを促進させる。
当初、ＴＩがオン、Ｔ２がオフ状態にあるとする。入力
信号により動作モードが切り替わると、スイッチング制
御回路部ｌはＴ２がオン。
信号により動作モードが切り替わると、スイッチング制
御回路部ｌはＴ２がオン。
Ｔ３がオフするように制御する。そしてスイッチング制
御回路部２はＴ１がオフ、Ｔ４がオフするように制御す
る。 ′ ところで、ＴＩのオン→オフへの切り替わりの遅れから
、ＴＩ、Ｔ２にはショート電流が流れるが、ショート電
流制御回路部３は該Ｔ２に流れる電流を検出してＴＩが
オフするように制御する。
御回路部２はＴ１がオフ、Ｔ４がオフするように制御す
る。 ′ ところで、ＴＩのオン→オフへの切り替わりの遅れから
、ＴＩ、Ｔ２にはショート電流が流れるが、ショート電
流制御回路部３は該Ｔ２に流れる電流を検出してＴＩが
オフするように制御する。
これによりＴ１．Ｔ２に流れるショート電流の大きさを
小さくできるとともに、ショート電流が流れる期間を短
くすることができる。
小さくできるとともに、ショート電流が流れる期間を短
くすることができる。
次に図を参照しながら本発明の実施例について説明する
。第２図は本発明の実施例に係る半導体集積回路の回路
図である。
。第２図は本発明の実施例に係る半導体集積回路の回路
図である。
Ａ、Ｂは制御信号が入力する端子であり、Ｃ３Ｄは直流
モータが接続される出力端子である。
モータが接続される出力端子である。
５（６）は入力回路部であり、入力信号のスレッシカー
ル１電圧と電流供給部７（８）に流れる電流を設定する
。 ７ （８）は電流供給部であり、スイッチング制御
回路部１（２）に所定の電流を供給する。 ３ （４）
はショート電流制御回路部であり、プル側のＮＰＮ ト
ランジスタＴ２ （Ｔ４）のベース電位を介して該Ｔ２
（Ｔ４）に流れる電流を検出し、帰還をかけてプッシ
ュ側のＰＮＰ トランジスタＴＩ （Ｔ３）のオフを促
進させるように制御する。なおショート電流制御回路部
３（４）は、Ｔ９．Ｒ１，Ｒ２（ＴＩＯ，Ｒ３，Ｒ４）
によって構成されている。またＴ５．Ｔ８は、入力Ａ、
Ｂが共に“Ｈ″′の場合にＴＩ−Ｔ４をオフにするため
のトランジスタである。
ル１電圧と電流供給部７（８）に流れる電流を設定する
。 ７ （８）は電流供給部であり、スイッチング制御
回路部１（２）に所定の電流を供給する。 ３ （４）
はショート電流制御回路部であり、プル側のＮＰＮ ト
ランジスタＴ２ （Ｔ４）のベース電位を介して該Ｔ２
（Ｔ４）に流れる電流を検出し、帰還をかけてプッシ
ュ側のＰＮＰ トランジスタＴＩ （Ｔ３）のオフを促
進させるように制御する。なおショート電流制御回路部
３（４）は、Ｔ９．Ｒ１，Ｒ２（ＴＩＯ，Ｒ３，Ｒ４）
によって構成されている。またＴ５．Ｔ８は、入力Ａ、
Ｂが共に“Ｈ″′の場合にＴＩ−Ｔ４をオフにするため
のトランジスタである。
次に本発明の実施例回路の動作について説明する。
いま人力ＡがＨｓ、入力ＢがＬ″′にあるとする。入力
Ａの“Ｈ”により入力回路１９１１５のトランジスタが
オン、従って電流供給回路部７のトランジスタもオンし
ており、該回路部７からスイッチング制御回路部１に所
定の設定電流が供給されている。このためＴＩがオンし
ているので、Ｔ２およびＴ４がオン状態にある。
Ａの“Ｈ”により入力回路１９１１５のトランジスタが
オン、従って電流供給回路部７のトランジスタもオンし
ており、該回路部７からスイッチング制御回路部１に所
定の設定電流が供給されている。このためＴＩがオンし
ているので、Ｔ２およびＴ４がオン状態にある。
一方、入力Ｂの“Ｌ”により入力回路部６のトランジス
タがオフ、従って電流供給回路部８のトランジスタもオ
フしている。このためＴ８もオフしているので、ＴＩお
よびＴ４がオフ状態にある。
タがオフ、従って電流供給回路部８のトランジスタもオ
フしている。このためＴ８もオフしているので、ＴＩお
よびＴ４がオフ状態にある。
これによりＴ３ 、Ｔ２を介して出力りからＣに電流が
流れているので、モータは正回転している。
流れているので、モータは正回転している。
次に入力Ａを“Ｈ”→″Ｌ″に、入力Ｂを“Ｌ”→″Ｈ
”に切り替えて逆回転モードにする。これにより本発明
の実施例回路は前述と逆の動作をして、Ｔｌ、Ｔ４がオ
ンし、Ｔ３．Ｔ２がオフする。
”に切り替えて逆回転モードにする。これにより本発明
の実施例回路は前述と逆の動作をして、Ｔｌ、Ｔ４がオ
ンし、Ｔ３．Ｔ２がオフする。
ところでＴ３はＰＮＰ ）ランジスタで形成されている
ため、該Ｔ３がオンからオフに切り替わるときの切り替
わり遅延時間が長くなる。このため動作モード切り替え
時に、Ｔ３ 、Ｔ４を介して電源間にショート電流が流
れる。しかしこのときショート電流によってＴ４のベー
ス電位が上がるので、Ｒ３、Ｒ４を介してＴＩＯがオン
する。モしてＴＩのベース電位を強制的に下げるので。
ため、該Ｔ３がオンからオフに切り替わるときの切り替
わり遅延時間が長くなる。このため動作モード切り替え
時に、Ｔ３ 、Ｔ４を介して電源間にショート電流が流
れる。しかしこのときショート電流によってＴ４のベー
ス電位が上がるので、Ｒ３、Ｒ４を介してＴＩＯがオン
する。モしてＴＩのベース電位を強制的に下げるので。
ＴＩが急速にオフしてＴ３もオフする。このためＴ３．
Ｔ４を介して流れていたショート電流を十分に小さく抑
えることが可能となる。
Ｔ４を介して流れていたショート電流を十分に小さく抑
えることが可能となる。
このように本発明の実施例によればモード切替え時に流
れるショート電流を十分に小さくすることができる。従
って従来のような制御信号伝達時間ｍＩ用のコンデンサ
等の外付は部品が不要となる。
れるショート電流を十分に小さくすることができる。従
って従来のような制御信号伝達時間ｍＩ用のコンデンサ
等の外付は部品が不要となる。
またショート電流の減少により、電力消費の低減および
トランジスタの破壊の防止を図ることが可能となる。
トランジスタの破壊の防止を図ることが可能となる。
ｌ明の効果〕
以上説明したように１本発明によればプル側トランジス
タに流れる電流を検知してプッシュ側トランジスタを強
制的にオフさせるショート電流制御回路・部を設けるこ
とにより、該トランジスタを介して流れるショート電流
を小さくするとともに、ショート電流が流れる時間を短
縮することが可能となる。これにより半導体集積回路の
消費電力の低減化とともに、高信頼性化を図ることがで
きる。
タに流れる電流を検知してプッシュ側トランジスタを強
制的にオフさせるショート電流制御回路・部を設けるこ
とにより、該トランジスタを介して流れるショート電流
を小さくするとともに、ショート電流が流れる時間を短
縮することが可能となる。これにより半導体集積回路の
消費電力の低減化とともに、高信頼性化を図ることがで
きる。
第１図は本発明の詳細な説明するブロック図、第２図は
本発明の実施例に係る半導体集積回路の回路図、 第３図は従来例を説明するブロック図である。 （符号の説明） ｌ、２・・・スイッチング制御回路部、３．４・・・シ
ョート電流制限回路部、５．６・・・入力回路部、 ７．８・・・電流供給回路部、 Ｔ１〜ＴＩＯ・・・トランジスタ。 ＲＩＮＲ４・・・抵抗。
本発明の実施例に係る半導体集積回路の回路図、 第３図は従来例を説明するブロック図である。 （符号の説明） ｌ、２・・・スイッチング制御回路部、３．４・・・シ
ョート電流制限回路部、５．６・・・入力回路部、 ７．８・・・電流供給回路部、 Ｔ１〜ＴＩＯ・・・トランジスタ。 ＲＩＮＲ４・・・抵抗。
Claims (1)
- 【特許請求の範囲】 直列に接続されたプッシュ動作を行なう第１のトランジ
スタとプル動作を行なう第２のトランジスタとを有する
半導体集積回路において、 前記第２のトランジスタに流れる電流を検出し、前記第
１のトランジスタに帰還をかけて該第１のトランジスタ
に流れる電流を制限するショート電流制限回路部を備え
ていることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62097747A JP2573946B2 (ja) | 1987-04-20 | 1987-04-20 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62097747A JP2573946B2 (ja) | 1987-04-20 | 1987-04-20 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63262916A true JPS63262916A (ja) | 1988-10-31 |
| JP2573946B2 JP2573946B2 (ja) | 1997-01-22 |
Family
ID=14200479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62097747A Expired - Fee Related JP2573946B2 (ja) | 1987-04-20 | 1987-04-20 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573946B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5881332A (ja) * | 1981-11-11 | 1983-05-16 | Matsushita Electric Ind Co Ltd | 双方向スイツチ回路 |
| JPS58151814A (ja) * | 1982-03-04 | 1983-09-09 | 株式会社東芝 | 過電流保護回路付きｈスイツチ回路 |
| JPS60219814A (ja) * | 1984-04-16 | 1985-11-02 | Canon Inc | 駆動回路 |
-
1987
- 1987-04-20 JP JP62097747A patent/JP2573946B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5881332A (ja) * | 1981-11-11 | 1983-05-16 | Matsushita Electric Ind Co Ltd | 双方向スイツチ回路 |
| JPS58151814A (ja) * | 1982-03-04 | 1983-09-09 | 株式会社東芝 | 過電流保護回路付きｈスイツチ回路 |
| JPS60219814A (ja) * | 1984-04-16 | 1985-11-02 | Canon Inc | 駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2573946B2 (ja) | 1997-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4902914A (en) | Logic circuit used in standard IC or CMOS logic level | |
| JP2006296119A (ja) | 半導体スイッチング素子の駆動回路 | |
| JP2020099147A (ja) | 絶縁ゲート型デバイス駆動装置 | |
| JP3643298B2 (ja) | 出力回路 | |
| KR960009401A (ko) | 비교기 회로 | |
| JPS63262916A (ja) | 半導体集積回路 | |
| JPH03123220A (ja) | 出力回路 | |
| US6304112B1 (en) | Integrated circuit provided with a fail-safe mode | |
| JP2808930B2 (ja) | 定電流制御回路 | |
| JPS61112424A (ja) | 出力バツフア回路 | |
| JP2853280B2 (ja) | 出力回路 | |
| JP2697024B2 (ja) | 出力回路 | |
| JP2000323977A (ja) | 出力回路 | |
| JP3235337B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JPH03248619A (ja) | 半導体出力回路 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JP2567015B2 (ja) | 入力電圧検出回路 | |
| US5999036A (en) | Output circuit with output voltage controlled by current flow through an output transistor circuit | |
| JPH05206816A (ja) | 誘導性負荷駆動回路 | |
| JPH04440Y2 (ja) | ||
| JPS6245482Y2 (ja) | ||
| JP2550810Y2 (ja) | 集積回路 | |
| JPH0223703A (ja) | 発振制御回路 | |
| JPS61191280A (ja) | ブラシモ−タ−の駆動制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |