JPS6326543B2 - - Google Patents
Info
- Publication number
- JPS6326543B2 JPS6326543B2 JP56160209A JP16020981A JPS6326543B2 JP S6326543 B2 JPS6326543 B2 JP S6326543B2 JP 56160209 A JP56160209 A JP 56160209A JP 16020981 A JP16020981 A JP 16020981A JP S6326543 B2 JPS6326543 B2 JP S6326543B2
- Authority
- JP
- Japan
- Prior art keywords
- metal substrate
- insulating plate
- sub
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
- H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明はろう材の熱疲労耐量を向上させた絶縁
モールド型半導体装置に関するものである。
モールド型半導体装置に関するものである。
従来の絶縁モールド型半導体装置は放熱フイン
としての金属基板の一主表面上に副金属基板、絶
縁板を順次ろう材により積層接着し、絶縁板上に
所定の半導体チツプとその電極をろう付して一主
表面側をレジンでモールドしていた。副金属基板
は金属基板と絶縁板間の接着強度を高めるために
設けられているもので、金属基板、副金属基板、
絶縁板の各々の線膨張係数、厚さをα1、α2、α3、
t1、t2、t3とすると、α3＜α2＝α1、t2＜t3＜t1の関
係に置かれていた。このため、副金属基板の線膨
張は絶縁板の線膨張の影響を多大に受け、実質的
には線膨張量が小さくなり、α2＝α1が成立しなく
なつて、金属基板と副金属基板間のろう材に熱応
力が加わり、このろう材の熱疲労耐量が乏しく、
信頼性に欠けていた。
としての金属基板の一主表面上に副金属基板、絶
縁板を順次ろう材により積層接着し、絶縁板上に
所定の半導体チツプとその電極をろう付して一主
表面側をレジンでモールドしていた。副金属基板
は金属基板と絶縁板間の接着強度を高めるために
設けられているもので、金属基板、副金属基板、
絶縁板の各々の線膨張係数、厚さをα1、α2、α3、
t1、t2、t3とすると、α3＜α2＝α1、t2＜t3＜t1の関
係に置かれていた。このため、副金属基板の線膨
張は絶縁板の線膨張の影響を多大に受け、実質的
には線膨張量が小さくなり、α2＝α1が成立しなく
なつて、金属基板と副金属基板間のろう材に熱応
力が加わり、このろう材の熱疲労耐量が乏しく、
信頼性に欠けていた。
それ故、本発明の目的は熱疲労耐量が大きく、
信頼性の高い絶縁モールド型半導体装置を提供す
ることにある。
信頼性の高い絶縁モールド型半導体装置を提供す
ることにある。
上記目的を達成する本発明の特徴とするところ
は金属基板、副金属基板および絶縁板の各々の線
膨張係数α1、α2、α3そして厚さt1、t2、t3がα3＜
α1＜α2、t2＜t3＜t1の関係を持つていることにあ
る。
は金属基板、副金属基板および絶縁板の各々の線
膨張係数α1、α2、α3そして厚さt1、t2、t3がα3＜
α1＜α2、t2＜t3＜t1の関係を持つていることにあ
る。
以下、本発明を図面に示す実施例と共に説明す
る。
る。
第１図において、１は全体として本発明になる
絶縁モールド型半導体装置を示している。２は金
属基板でその上側主表面に副金属基板３、絶縁板
４が順次ろう材５，６により積層接着されてい
る。絶縁板４上にはＬ字状のリード電極７〜９が
ろう材１０〜１２によつて接着され、リード電極
８上にはろう材１３を介して半導体チツプ１４が
接着されている。半導体チツプ１４とリード電極
７，９の間はボンデイングリード１５，１６、ろ
う材１７〜２０によつて接続されている。半導体
チツプ１４におけるpn接合露出端部は図示して
いないパツベーシヨン材により被覆されており、
金属基板２の上側主表面の副金属基板３の周囲に
溝２１が設けられて、ここにエポキシ製ケース２
２が当接され、ケース２２内にはエポキシレジン
２３が注型硬化され、半導体チツプ１４等をモー
ルドしている。
絶縁モールド型半導体装置を示している。２は金
属基板でその上側主表面に副金属基板３、絶縁板
４が順次ろう材５，６により積層接着されてい
る。絶縁板４上にはＬ字状のリード電極７〜９が
ろう材１０〜１２によつて接着され、リード電極
８上にはろう材１３を介して半導体チツプ１４が
接着されている。半導体チツプ１４とリード電極
７，９の間はボンデイングリード１５，１６、ろ
う材１７〜２０によつて接続されている。半導体
チツプ１４におけるpn接合露出端部は図示して
いないパツベーシヨン材により被覆されており、
金属基板２の上側主表面の副金属基板３の周囲に
溝２１が設けられて、ここにエポキシ製ケース２
２が当接され、ケース２２内にはエポキシレジン
２３が注型硬化され、半導体チツプ１４等をモー
ルドしている。
半導体チツプ１４は例えばトライアツク機能を
持つものであり、リード電極７，８が主端子、リ
ード電極９がゲート端子である。
持つものであり、リード電極７，８が主端子、リ
ード電極９がゲート端子である。
本発明においては、金属基板２、副金属基板３
および絶縁板４の線膨張係数α1、α2、α3はα3＜α1
＜α2の関係にある。一例として金属基板２は冷間
圧延により作つた鉄、副金属基板３は銅、絶縁板
４はアルミナを用いる。また、これらの厚さt1、
t2、t3はt2＜t3＜t1の関係にあり、一例として金属
基板２は２mm、副金属基板３は0.1mm、絶縁板４
は0.5mmである。尚、厚さt1〜t3は第２図に示すよ
うに、積層方向での厚さである。
および絶縁板４の線膨張係数α1、α2、α3はα3＜α1
＜α2の関係にある。一例として金属基板２は冷間
圧延により作つた鉄、副金属基板３は銅、絶縁板
４はアルミナを用いる。また、これらの厚さt1、
t2、t3はt2＜t3＜t1の関係にあり、一例として金属
基板２は２mm、副金属基板３は0.1mm、絶縁板４
は0.5mmである。尚、厚さt1〜t3は第２図に示すよ
うに、積層方向での厚さである。
以上の関係により、金属基板２と副金属基板３
の間のろう材５の熱疲労耐量は大幅に向上する。
の間のろう材５の熱疲労耐量は大幅に向上する。
即ち、α3＜α2、t2＜t3の関係から、α2の実効的
な値α2aはα3の影響を受けてα2a＜α2となる。一
方、α1はt1が大きいので、他の影響を余り受けな
い。従つて、α1＜α2からα1α2aとなり、ろう材
５に加わる熱応力は小さな値となり、大きな熱疲
労耐量が得られる。α2はα2aとなつて実効値が小
さくなり、それだけ、α3にも近付くので、副金属
基板３と絶縁板４間のろう材６の熱疲労耐量も向
上する。
な値α2aはα3の影響を受けてα2a＜α2となる。一
方、α1はt1が大きいので、他の影響を余り受けな
い。従つて、α1＜α2からα1α2aとなり、ろう材
５に加わる熱応力は小さな値となり、大きな熱疲
労耐量が得られる。α2はα2aとなつて実効値が小
さくなり、それだけ、α3にも近付くので、副金属
基板３と絶縁板４間のろう材６の熱疲労耐量も向
上する。
第１図、第２図に示すように、金属基板２、副
金属基板３、絶縁板４の長さl1、l2、l3をl1＞l2＞
l3の関係におき、所謂、オーバーハング部をなく
すことによつて、モールドレジン２３の熱膨張に
よる絶縁板４の引きはがし現象、即ち、オーバー
ハング部内のモールドレジンが熱膨張して副金属
基板３と絶縁板４間のろう材６による接着部を引
きはがすようなことはなく、熱疲労耐量は更に向
上する。
金属基板３、絶縁板４の長さl1、l2、l3をl1＞l2＞
l3の関係におき、所謂、オーバーハング部をなく
すことによつて、モールドレジン２３の熱膨張に
よる絶縁板４の引きはがし現象、即ち、オーバー
ハング部内のモールドレジンが熱膨張して副金属
基板３と絶縁板４間のろう材６による接着部を引
きはがすようなことはなく、熱疲労耐量は更に向
上する。
厚さt1〜t3は絶縁板４の厚さt3を基準として決
められる。即ち、絶縁板４は熱抵抗が大きいの
で、絶縁板４における熱抵抗ができるだけ小さく
なるような厚さt3が先ず決められ、次に金属基板
２や副金属基板３の厚さt1、t2が決められる。従
つて、t2＜t3＜t1の関係であつても半導体チツプ
１４から金属基板２に至る熱抵抗は増大しない。
むしろ、副金属基板３の厚さt2が薄くされること
により、熱抵抗が小さくなつている。このため、
放熱性は良好で、金属基板２と半導体チツプ１４
間の温度差は小さくなり、この点からも、ろう材
５，６に加わる熱応力は低減され、熱疲労耐量は
向上する。
められる。即ち、絶縁板４は熱抵抗が大きいの
で、絶縁板４における熱抵抗ができるだけ小さく
なるような厚さt3が先ず決められ、次に金属基板
２や副金属基板３の厚さt1、t2が決められる。従
つて、t2＜t3＜t1の関係であつても半導体チツプ
１４から金属基板２に至る熱抵抗は増大しない。
むしろ、副金属基板３の厚さt2が薄くされること
により、熱抵抗が小さくなつている。このため、
放熱性は良好で、金属基板２と半導体チツプ１４
間の温度差は小さくなり、この点からも、ろう材
５，６に加わる熱応力は低減され、熱疲労耐量は
向上する。
本発明によればろう材５，６の熱疲労耐量が向
上する結果、金属基板〜絶縁板間の接着は確実と
なり、信頼性が向上した絶縁モールド型半導体装
置が得られる。
上する結果、金属基板〜絶縁板間の接着は確実と
なり、信頼性が向上した絶縁モールド型半導体装
置が得られる。
以上の実施例では絶縁板４上に１個の半導体チ
ツプを積載した例で説明したが、本発明では、複
数個の半導体チツプが積載されたものにも適用で
きる。また、半導体チツプ以外の素子、例えば抵
抗、コンデンサ等が積載され、所定の電気回路を
構成しているモジユール等にも適用できる。そし
て、半導体チツプ周辺を一旦バツフアコートレジ
ンで被覆してからモールドレジンを注型硬化した
ものや、モールドレジンの注型硬化後にケースを
除去したものにも適用できる。
ツプを積載した例で説明したが、本発明では、複
数個の半導体チツプが積載されたものにも適用で
きる。また、半導体チツプ以外の素子、例えば抵
抗、コンデンサ等が積載され、所定の電気回路を
構成しているモジユール等にも適用できる。そし
て、半導体チツプ周辺を一旦バツフアコートレジ
ンで被覆してからモールドレジンを注型硬化した
ものや、モールドレジンの注型硬化後にケースを
除去したものにも適用できる。
第１図は本発明の一実施例を示す絶縁モールド
型半導体装置の断面図、第２図は第１図の要部を
示した断面図である。 ２……金属基板、３……副金属基板、４……絶
縁板、５，６，１１，１３……ろう材、１４……
半導体チツプ、２３……レジン。
型半導体装置の断面図、第２図は第１図の要部を
示した断面図である。 ２……金属基板、３……副金属基板、４……絶
縁板、５，６，１１，１３……ろう材、１４……
半導体チツプ、２３……レジン。
Claims (1)
- 【特許請求の範囲】 １ 金属基板の一主表面上に副金属基板、絶縁板
が順次ろう材により積層接着され、上記絶縁板上
に少なくとも１個の半導体チツプおよび該半導体
チツプに通電するための電極がろう材により接着
され、上記一主表面側をレジンでモールドした絶
縁モールド型半導体装置において、金属基板、副
金属基板および絶縁板の線膨張係数、積層方向に
おける厚さの各々をα1、α2、α3、t1、t2、t3とし
たとき、α3＜α1＜α2、t2＜t3＜t1となつているこ
とを特徴とする絶縁モールド型半導体装置。 ２ 特許請求の範囲第１項において、金属基板、
副金属基板および絶縁板の各々の長さをl1、l2、
l3としたとき、l1＞l2＞l3であることを特徴とする
絶縁モールド型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56160209A JPS5861637A (ja) | 1981-10-09 | 1981-10-09 | 絶縁モ−ルド型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56160209A JPS5861637A (ja) | 1981-10-09 | 1981-10-09 | 絶縁モ−ルド型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5861637A JPS5861637A (ja) | 1983-04-12 |
| JPS6326543B2 true JPS6326543B2 (ja) | 1988-05-30 |
Family
ID=15710109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56160209A Granted JPS5861637A (ja) | 1981-10-09 | 1981-10-09 | 絶縁モ−ルド型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5861637A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429945U (ja) * | 1990-07-04 | 1992-03-10 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2255441C (en) * | 1997-12-08 | 2003-08-05 | Hiroki Sekiya | Package for semiconductor power device and method for assembling the same |
| DE19959248A1 (de) * | 1999-12-08 | 2001-06-28 | Daimler Chrysler Ag | Isolationsverbesserung bei Hochleistungs-Halbleitermodulen |
-
1981
- 1981-10-09 JP JP56160209A patent/JPS5861637A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429945U (ja) * | 1990-07-04 | 1992-03-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5861637A (ja) | 1983-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4676640B2 (ja) | インテリジェントパワーモジュールパッケージ | |
| US4363076A (en) | Integrated circuit package | |
| US5434449A (en) | Semiconductor device in a single package with high wiring density and a heat sink | |
| US4712127A (en) | High reliability metal and resin container for a semiconductor device | |
| EP0645812A1 (en) | Resin-sealed semiconductor device | |
| JPH08125071A (ja) | 半導体装置 | |
| JPS6326543B2 (ja) | ||
| JP2501953B2 (ja) | 半導体装置 | |
| EP0144866B1 (en) | Semiconductor device comprising a substrate | |
| EP1705966A2 (en) | Circuit board and manufacturing method thereof | |
| EP0065686A2 (en) | Power device module | |
| JPS5840848A (ja) | 絶縁型半導体装置 | |
| JP2000252392A (ja) | 半導体素子搭載配線基板およびその実装構造 | |
| JPH0142356Y2 (ja) | ||
| JPH0831546B2 (ja) | ハイパワ−用回路基板及びその混成集積回路 | |
| JP2593524Y2 (ja) | ハイブリッドｉｃ | |
| JPH035662B2 (ja) | ||
| JP2605157B2 (ja) | モールドパッケージ型厚膜ハイブリッドｉｃ | |
| JPH0558569B2 (ja) | ||
| JPS61133652A (ja) | 半導体整流装置 | |
| JPH08139234A (ja) | 半導体装置 | |
| JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
| JPS6334281Y2 (ja) | ||
| JPH07263487A (ja) | 半導体装置の製造方法 | |
| JPS59224149A (ja) | 発熱電子素子の取付構造 |