JPS63266948A - プロセツサ間通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、互いに独立して動作する２台のプロセッサ間
でデータの通信を行なうプロセッサ間通信方式に関する
。

〔従来の技術〕

オペレーティングシステム（以下Ｏ８と称す）が動作す
るＣＰＵを互いに含む２台のプロセッサ間で、データの
通信を行なう方式としては、ＣＰＵ間をマルチパスで直
結しバスを制御しながらデ−タの転送を行なう方式と、
各プロセッサに通信用コントローラを組込むと共に両者
の通信用コントローラを信号線で接続し、通信プロトコ
ルを決めて互いのＯ８が同期をとりながらデータの通信
を行なう方式とが知られているが、前者のバス方式は、
１本のバスを２台のＣＰＵで使用するため同時に両方向
の通信を行なうことができないうえ、複雑なバス制御シ
ステムを必要とすることから、そのような欠点のない後
者の方式が良く用いられている。そして、この通信用コ
ントローラを用いる従来の方式は、一般に、次のような
方法が採用されている。

＋１１　　データを送信しようとする送信側プロセッサ
のＣＰＵは、送信に先立って送信要求を受信側プロセッ
サに送出する。

（２）　　送信要求を受けた受信側プロセッサのＣＰＵ
は、現在の処理を中断してデータ受信処理を行なうか否
かを現在の処理の優先度等を考慮して決定し、データ受
信処理を行なうのであれば、送信可を送信側プロセッサ
に通知し、行なわないのであれば送信不可を通知する。

（３）受信側プロセッサから送信可の通知を得たとき、
送（Ｓ側プロセッサはデータの送信を開始し、以後、決
められた通信プロトコルにより両者のＣＰＵで動作する
Ｏ３間で同期をとりながらデータの通信を行なう、他方
、送信許可が得られないときは、送信側プロセッサのＣ
ＰＵはその後定期的に送信要求を出し、送信許可が得ら
れるのを待つ。

〔発明が解決しようとする問題点〕

しかし、通信用コントローラを用いてプロセッサ間で通
信を行なう従来の方式には次のような問題点がある。

■　送信許可は、受信側プロセッサのＣＰＵが現在の処
理を中断しても良い場合にのみ得られる為、優先度の高
い処理を継続しているときは、送（ε側プロセッサはな
かなか送信許可を得ることができず、データの送信を速
やかに行なうことができない。

■　決められた通信プロトコルにより両者のＯ３間で同
期をとりながらデータの通信を行なうので、受信側プロ
セッサのＣＰＵは、データ受信時に必ず現在の処理を長
い間中断しなければならない。

本発明はこのような従来の問題点を解決したもので、そ
の目的は、送信側プロセッサは速やかにデータの送信を
開始することができ、且つ、受信側プロセッサはデータ
の受信時であっても現在の処理を中断する必要がないプ
ロセッサ間通信方式を捷供することにある。

〔問題点を解決するための手段〕

本発明は上記目的を達成するために、それぞれＣＰＵを
含む２台のプロセッサの各々に通信用コントローラを設
けると共に両通信用コントローラを信号線で接続し、こ
の両通信用コントローラと信号線を介して両プロセッサ
間でデータの通信を行なうプロセッサ間通信方式におい
て、送信側プロセッサには、自ＣＰＵからの送信開始指
示に応答してメモリに格納された送信データを逐次読取
って自通信用コントローラに加える送信側データ転送機
構が設けられ、受信側プロセッサには、自通信用コント
ローラで受信されたデータを逐次読取って受信データ用
バッファに格納する受イε側データ転送機構が設けられ
ている。そして、受信側プロセッサのＣＰＵは、任意の
時点で受信データ用バッファに格納された受信データを
読取ると共に、受信データ用バッフプの使用状態をチェ
ックして受（ε可能状態であれば自通信用コントローラ
を介して送信側プロセッサに送（ε可を通知し、受信不
可能状態であれば送信不可を通知するように構成され、
送信側プロセッサのＣＰＵは、受信側プロセッナから送
信可が通知されていることを条件に送信側データ転送機
構にデータの転送を開始させると共に自通信用コントロ
ーラに送信開始を指示するように構成されている。

〔作用〕

受信側プロセッサのＣＰＵは、受信データ用バッファの
使用状態をチェックして充分な空きがある受信不可能状
態であれば、送信可を送信側プロセッサに予め通知して
いる。

送信側プロセッサのＣＰＵは、データを受信側プロセッ
サに送信する場合、受信側プロセ・ノサから送信可が通
知されているか否かを判断し、通知されていれば送信側
データ転送機構と自通信用コントローラを起動して、デ
ータを受信側プロセッサに送信する。

この送信されたデータは受信側プロセッサの通信用コン
トローラで受信され、受信側データ転送機構により受信
データ用バッファに順次格納される。このようなデータ
の受信、受信データ用バッファへの格納はハードウェア
的に行なわれるので、ＣＰＵは介在する必要がなく、従
って現在実行中の処理を中断する必要がない、ＣＰＵは
任意の時点で受（３データ用バツフアに格納されたデー
タを処理すれば良い。

受信側プロセッサのＣＰＵが受信データ用バッファに格
納されたデータを長い間処理しない等により、空容量が
少なくなると、ＣＰＵはこれを検出して送信側プロセッ
サに送信不可を通知する。

この送信不可が通知されると、送信側プロセッサのＣＰ
Ｕは、新たなデータ送（君を行なわず、受信データ用バ
ッファがあふれることを防止する。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の実施例のブロック図であり、プロセッ
サｌからプロセッサ２ヘデータを送ｆＳする例を示す。

同図において、プロセッサ１は、Ｏ３が動作するＣＰＵ
ＩＩと、メモリ１２と、通信用コントローラ１３と、ダ
イナミック・メモリ・アクセス・コントローラ（以下、
ＤＭＡＣと称す）　１４とを含み、プロセッサ２は、Ｏ
８が動作するＣＰＵ２１と、メモリ２２と、通信用コン
トローラ２３と、ＤＭＡＣ２４とを含み、通信用コント
ローラ１３と通信用コントローラ２３とが信号線３０．
３１で接続されている。

プロセッサ１のＣＰＵＩＩは、バス１５ａを介してメモ
１月２と書込み読取り可能に接続され、通信用コントロ
ーラ１３と送信許可線１５ｂ、送信指示線１５Ｃで接続
され、ＤＭＡＣ１４と制御線１５ｄで接続される。ＤＭ
ＡＣ１４は、バス１５ｅを介してメモリ１２と読取り可
能に接続され、読取ったデータをバス１５ｆを介して通
信用コントローラ１３に送出する。

ＤＭＡＣ１４は、内部に読出しアドレスカウンタＴＡＣ
と、転送バイト数カウンタＤＣを持ち、これらは制御線
１５ｄを介してＣＩ’Ｕ１１から書込み読出し可能であ
る。ＤＭＡＣ１４は、読出しアドレスカウンタＴＡＣに
開始アドレスがセットされ、転送バイト数カウンタＤＣ
に転送バイト数がセットされ、制御線１５ｄを介して起
動指示が与えられると、読出しアドレスカウンタＴＡＣ
で指示されたメモｉ月２のアドレスから転送バイト数分
のデータを逐次読出し、通信用コントローラ１３に送出
する。また、その動作中に制御線１５ｄを介してＣＰＵ
ＩＩから中断指示が与えられると、上記の動作を中断す
る。通信用コントローラ１３は、信号線３１を介してプ
ロセッサ２から送出されてくる送信許可信号を送信許可
線１５ｂを介してＣＰＵＩＩに加え、送信指示線１５ｃ
を介してＣＰＵＩＩから送イε指示が与えられると、Ｄ
ＭＡＣ１４からのデータを信号線３０を介してプロセッ
サ２に送信する。

他方、プロセッサ２のＣＰＵ２１は、バス２５ａを介し
てメモリ２２と古込み読取り可能に接続され、通信用コ
ントローラ２３と送信許可線２５ｂ、送信指示線２５ｃ
で接続され、ＤＭＡＣ２４と制御線２５ｄで　“接続さ
れる。ＤＭＡＣ２４は、通信用コントローラ２３とバス
２５「で接続され、通信用コントローラ２３から送出さ
れたデータをバス２５ｅを介してメモリ２２の受信デー
タ専用バッファ２２ｂに書込む、ＤＭＡＣ２４は、内部
に書込みアドレスカウンタＲＡＣを持ち、この内容は制
御線２５ｄを介してＣＰ　Ｕ２１から書込み読出し可能
である。ＤＭＡＣ２４は、書込みアドレスカウンタＲＡ
Ｃに開始アドレスがセットされ、制御線２５ｄを介して
起動指示がりえられると、通信用コントローラ２３から
バス２５ｆを介してデータが送出される毎に、そのデー
タを書込みアドレスカウンタＲへＣで指示された受（ε
データ専用バッファ２２ｂのアドレスに書込み、その後
書込みアドレスカウンタＲＡＣの内容を＋１する。

但し、書込みアドレスカウンタＲＡＣの内容が受信デー
タ専用バッファ２２ｂの最終アドレスを越えたときは、
受信データ専用バッファ２２ｂの先頭アドレスに戻るよ
うになっている０通信用コントローラ２３は、送信許可
線２５ｂを介してＣＰ　Ｕ２１から送出される送信許可
信号を信号線３１を介してプロセッサ１に送出すると共
に、送信指示線１５ｃを介してｃ　ｐ　ｕｔｉから送信
指示が与えられている場合において信号線３０からデー
タを受信すると、受信データをバス２５ｆを介してＤＭ
ＡＣ２４に送出する。

第２図はＣＰ　Ｕｌｌのデータ送信時の処理例の流れ図
、第３図はＣＰｔＪｌｌが送信許可線１５ｂを介して通
信用コントローラ１３から送信可あるいは送信不可の通
知を受ｌすたときに行なう処理例を示す流れ図、第４図
はＣＰ　Ｕ２１の受信バッファ容量チェック処理の一例
を示す流れ図、第５図はＣＰ　Ｕ２１が受信データ専用
バッファ２２ｂのデータを処理する際の動作例を示す流
れ図である。また、第６図及び第７図はプロセッサ１か
らプロセッサ２ヘデータの送信が行なわれている際の各
部の状態を示しており、第６図は受信データ専用バッフ
ァ２２ｂがデータ通信の間常に受信可能状態を保った場
合を、第７図はデータ送信中に受信データ専用バッファ
２２ｂの空容量が不足して受信可能状態になった場合を
それぞれ示す、以下、各図を参照して本実施例の動作を
説明する。

受信側のプロセッサ２は、受信データ専用バッファ２２
ｂが空のとき、制御ｎ線２５ｄを介してＤＭＡＣ２４の
書込みアドレスカウンタＲＡＣに受信データ専用バッフ
ァ２２ｂの先頭アドレスをセットし、起動指示線２５Ｃ
を介して通信用コントローラ２３に起動を指示している
。そして、ＣＰ　［２１上で動作するＯ８は、受信に関
連する処理以外の独自の処理を行なっているが、例えば
受信処理待以外のときには第４図に示す処理を行なうこ
とにより第６図及び第７図に示すように定期的に受信デ
ータ専用バッファ２２ｂの空容量をチェックしている。

即ち、ＣＰ　Ｕ２１上で動作するＯ８は、制御線２５ｄ
を介してＤＭＡＣ２４の書込みアドレスカウンタＲＡＣ
の内容を読取り、その内容と受信データ専用バッファ２
２ｂにおける受信データ処理の最終アドレスとから、残
りバンファ容量を計算し、バッファリングが不可能な程
度に受信データ専用バ・２フア２２ｂが一杯か否かを判
別しくステップ３２１）　、一杯でなければ何もしない
が、一杯になっていると送信許可＆Ｉ２５　ｂ　、通信
用コントローラ２３．信号線３１を介して送信側のプロ
セッサ１に送信不可を通知する（ステップ３２２）、な
お、上述のような受信データ専用バッファ２２ｂの空容
量チェックはＯ３独自の処理を中断させるものではある
が、はんの僅かな処理であるので、中断時間は無視し得
るほど短い。

また、送信側のプロセッサｌのＣＰＵＩＩ上で動作する
Ｏ８も、送信すべきデータがないときは、送信に関連す
る処理以外の独自の処理を行なっている。

さて、第６図に示すようにプロセッサ２の受信データ専
用バッファ２２ｂが受信可能状態であって送信許可信号
状態が送信可を示している期間に、プロセッサ１のＣＰ
　Ｕｌｌ上で動作するＯ８がデータの送信を開始する場
合、独自の処理ｔ１の後に、送信処理ｔ２．送信許可判
別処理し３を行なう。

これは、第２図に示すようにＣＰＵＩＩが制ｉｎ　ｗＡ
１５ｄを介してＤＭＡＣ１４の読出しアドレスカウンタ
ＴＡＣにメモ１月２における送信データの開始アドレス
をセットすると共に転送バイト数カウンタＤＣに転送バ
イト数をセットしくステップＳｌ）、次いで、送信許可
線１５ｂの状態に基づいて送信可か否かを判別しくステ
ップＳ２）、送信可であれば制御線１５ｄによりＤＭＡ
Ｃ１４を起動し、起動指示ｍ１５ｃにより通信用コント
ローラ１３を起動する（ステップＳ３）、そして、ＣＰ
　Ｕｌｌ上で動作するＯ８は独自の処理ｔ４に移る。

ＣＰｔＪｌｌから起動されることにより、ＤＭＡＣ１４
は送信データをメモリ１２から順次に読出して通信用コ
ントローラ１３に送出し、通信用コントローラ１３はそ
のデータを信号綿３０を介してプロセッサ２に送信する
。

信号線３０を介して送信されたデータはプロセッサ２の
通信用コントローラ２３で受信され、通信用コントロー
ラ２３は受信データをバス２５ｆを介してＤＭＡＣ２４
に加え、ＤＭＡＣ２４はデータが加えられる毎に、その
データを書込みアドレスカウンタＲＡＣで指示される受
信データ専用バッファ２２ｂに書込み、その後書込みア
ドレスカウンタＲＡＣの内容を＋１する動作を繰返す。

受信側のプロセッサ２のＣＰＵ２１上で動作するＯＳは
、第６図に示す独自の処理ｔ５を中断して定期的に第４
図に示すバッファの空容量チェックを処理ｔ６で行なう
が、上記データ送信中は未だ空容量が充分にある為、送
信不可は出されない。

この為、ＤＭＡＣ１４は起動後に中断されることなく、
送信データの最後のデータまで読出し、通信用コントロ
ーラ１３によって全ての送信データが送信される。

第６図の例では、独自の処理ｔ４に戻ったＣＰＵ１ｌ上
のＯ８は、その後再びデータの送信を行なっているが、
その回のデータ送信も途中で中断することなく、最後ま
で続けられる。

さて、プロセッサ２のＣＰＵ２１上で動作するＯ８は、
Ｏ８独自の処理ｔ７を終えた時点の予め割当てられた時
期にデータ受信処理ｔ８を行なっている。なお、データ
受信処理をいつ行なうかは任意である。

このデータ受信処理は、第５図に示すようにＣＰＵ２１
が制御線２５ｄを介してＤＭＡＣ２４の書込みアドレス
カウンタＲＡＣの内容を読取り、その内容と受信データ
専用バッファ２２ｂの処理済の最後のアドレスとを比較
することにより、受信データがあるか否かを判断するこ
とから開始される（ステップ３１）、そして、受イεデ
ータがないときは別の処理へ進むが、受信データがあれ
ば受信データ専用バッファ２２ｂの上記処理済の最後の
アドレスの次のアドレスから順にデータを取出し、処理
を加え、必要に応じて処理済のデータをメモリ２２の他
の部分２２ａへ格納する等の受信データ処理を行なう（
ステップ５３２）。この受信データ処理を終えると、送
信側に送信不可を通知しているか否かを調べ（ステップ
３３３）　、通知しているときは今回の受信データ処理
によって受信データ専用バッファ２２ｂに領域の余裕が
できたか否かを判別する（ステップ３３４）、そして、
余裕ができたときは、送信許可線２５ｂ９通信用コント
ローラ２３．信号線３１を介して送信側のプロセッサｌ
に送信可を通知する。第６図の例では、ステップ３３３
で送信不可通知が為されていないことが判別され、別の
処理へ移ることになる。

他方、第７図に示すように、送信処理ｔｌｏにより起動
されたＤＭＡＣ１４，通信用コントローラ１３によるデ
ータ送信途中に、受信側のプロセッサ２の空容量チェッ
ク処理Ｌ１１で受信データ専用バッファ２２ｂが一杯に
なったことが検出された場合、ＣＰ　Ｏ２１は第４図の
ステップＳ２２で送信許可線２５ｂ０通信用コントロー
ラ２３．信号線３１を介して送信側のプロセッサ１へ送
信不可を通知する。

この送信不可の通知は、通信用コントローラ１３で受信
され、送信許可線１５ｂによりＣＰ　Ｕｌｌに通知され
る。ＣＰＵＩＩは、送信許可線１５ｂによる通知内容が
変化すると例えば第３図に示す処理を行なう、先ず、今
回の通知が送信可か送信不可かを判別しくステップ３１
１）　、送信不可であればＤＭＡＣ１４，通信用コント
ローラ１３によって現在データ送信中か否かを判別しく
ステップ３１４）、送信中であればＤＭＡＣ１４に対し
制４１１＆’１１５ｄを介して動作の中断を指示するこ
とにより、今回のデータ送信を中断させる。従って、第
７図に示す場合には送信中の送（ε許可判別処理ｔ１２
により送信が中断されることになる（ステップ５１５）
。

その後、受信側のプロセッサ２におけるＣＰＵ２１上で
動作するＯ８が、独自の処Ｆｌ　ｔ　１３を終えてデー
タ受信処理Ｌ１４に移行すると、第５図のステップ３３
１で受信データ専用バッファ２２ｂ中に受信データが存
在することが判別されることにより、ステップ３３２で
受信データ処理が行なわれることになる。そして、ステ
ップ３３３で送信不可が通知されていることが判別され
、ステップ３３４で受信データ専用バッファ２２ｂに余
裕ができたか否かが判別される。第７図は、ステップＳ
３４で余裕があることが判別された例を示しており、Ｃ
Ｐ　Ｏ２１は送信許可線２５ｂ１通信用コントローラ２
３．（ε号線３１を介してプロセッサＩに送信可を通知
している（ステップ５３５）。

送信可の通知が通信用コントローラ１３で受信され、送
信許可線１５ｂにてＣＰＵＩＩに通知されると、ＣＰＵ
ＩＩは第３図に示すステップ３１１で通知が送信可であ
ることを判別し、現在の状態が送信中断中か否かを調べ
る（ステップ３１２）、そして、第７図に示す如く送信
中断中であった場合は、制御線１５ｄによりＤＭＡＣ１
４に起動をかける。これにより、ＤＭＡＣ１４は中断直
後のデータから順に送信データをメモリ１２から読出し
、通信用コントローラ１３に送出し、通信用コントロー
ラ１３はこれを信号線３０に送出し、データ送信が再開
される（ステップ５１３）。

なお、第６図及び第７図には例示していないが、プロセ
ッサｌがデータの送信を開始する際に送信不可が通知さ
れていたときは、送信可が通知されるまでＤＭＡＣ１４
，通信用コントローラ１３の起動を待つものである。

以上本発明の実施例について説明したが、本発明は以上
の実施例にのみ限定されずその他各種の付加変更が可能
である０例えば、データ送信がパケット単位で行なわれ
る場合、一つのパケットを送信しようとする毎に送信側
のＣＰＵＩＩが送信許可を判別し、送信可のときにのみ
そのパケットのデータをＤＭＡＣ１４，通信用コントロ
ーラ１３で送信させるようにし、受信側のｃ　Ｐ　Ｕ２
１は、受信データ専用バッファ２２ｂに例えば数バケッ
ト部分の空容量しかないときに送信不可を送信側のプロ
セッサ１に通知するように構成すれば、一つのパケット
の送信中にＤＭＡＣ１４の動作を停止させる必要はな（
なり、送信中断に関連する部分を省略することができる
。また、以上の実施例は、プロセッサｌからプロセッサ
２ヘデータを送信する場合について本発明を適用したが
、プロセッサ２からプロセッサ１へもデータの送信を行
なう場合には、プロセッサ１が有する上述した構成をプ
ロセッサ２にも持たせ、プロセッサ２が有する上述した
構成をプロセッサｌにも持たせるものである。

〔発明の効果〕

以上説明したように、本発明は、受信側プロセッサの受
信データ用バンファに充分な空碩域がある受信可能状態
であれば、送信可の通知が事前に送信側プロセッサに為
されているので、データを送ろうとする送信側プロセッ
サのＣＰＵは、その送信可を判別することのみで即ち受
信側プロセッサのＯ８に送信要求を出し送信許可を得る
如き手順を踏まずにデータの送信を開始することができ
、速やかなデータの送信が可能となる。また、このデー
タの送信は送信側データ転送機構と自通信用コントロー
ラでハードウェア的に行なわれるので送信側プロセッサ
のＣＰＵは送信指示後直ちに別の処理を実行することが
できる。更に上記送信されたデータは受信側プロセッサ
の通信用コントローラを介して受信側データ転送機構に
よって受信データ用バッファに格納されるものであり、
その間の制御に受信側プロセッサのＣＰＵが介在する必
要がないので、受信側のＣＰＵはデータの受信によって
現在の処理を中断する必要がなくなる。

また、受信側プロセッサのＣＰＵが受信データ用バッフ
ァに格納されたデータを長い間処理しない等により、空
容量が少なくなると、送信不可が送（ε側プロセッサに
通知され、送信側プロセッサのＣＰＵは新たなデータ送
信を中止するので、受信データ用バンファがあふれるこ
とを防止できる。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図はＣＰＵ
ＩＩのデータ送信時の処理例の流れ図、 第３図はＣＰ　Ｕｌｌが送信許可線１５ｂを介して通信
用コントローラ１３から送信可あるいは送信不可の通知
を受けたときに行なう処理の一例を示す流れ図、 第４図はＣＰ　Ｕ２１の受信バッファ容量チェック処理
例を示す流れ図、 第５図はＣＰ　Ｕ２１が受信データ専用バッファ２２ｂ
のデータを処理する際の動作例を示す流れ図および、 第６図と第７図は動作説明用のタイムチャートである。 図において、１．２・・・プロセッサ、１１．２１・・
・ＣＰ　Ｕ、　１２．２２・・・メモリ、２２ｂ・・・
受信データ専用バッファ、１３．２３・・・通信用コン
トローラ、１４．２４・・・ＤＭＡＣ。

Claims (1)

1. 【特許請求の範囲】 それぞれＣＰＵを含む２台のプロセッサの各々に通信用
   コントローラを設けると共に両通信用コントローラを信
   号線で接続し、前記両通信用コントローラと信号線を介
   して両プロセッサ間でデータの通信を行なうプロセッサ
   間通信方式において、送信側プロセッサに設けられ、自
   ＣＰＵからの送信開始指示に応答してメモリに格納され
   た送信データを逐次読取って自通信用コントローラに加
   える送信側データ転送機構と、 受信側プロセッサに設けられ、自通信用コントローラで
   受信されたデータを逐次読取って受信データ用バッファ
   に格納する受信側データ転送機構とを備え、 前記受信側プロセッサのＣＰＵは、任意の時点で前記受
   信データ用バッファに格納された受信データを読取ると
   共に、受信データ用バッファの使用状態をチェックして
   受信可能状態であれば自通信用コントローラを介して送
   信側プロセッサに送信可を通知し、受信不可能状態であ
   れば送信不可を通知するように構成され、 前記送信側プロセッサのＣＰＵは、前記受信側プロセッ
   サから送信可が通知されていることを条件に前記送信側
   データ転送機構にデータの転送を開始させると共に自通
   信用コントローラに送信開始を指示するように構成され
   たことを特徴とするプロセッサ間通信方式。