JPS6326741A - Testing instrument for data processor - Google Patents
Testing instrument for data processorInfo
- Publication number
- JPS6326741A JPS6326741A JP61170390A JP17039086A JPS6326741A JP S6326741 A JPS6326741 A JP S6326741A JP 61170390 A JP61170390 A JP 61170390A JP 17039086 A JP17039086 A JP 17039086A JP S6326741 A JPS6326741 A JP S6326741A
- Authority
- JP
- Japan
- Prior art keywords
- register
- program
- contents
- external circuit
- internal bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
本発明はデータ処理装置の試験装置において、プログラ
ムのデバッグを行なうに際してデバッグ専用のソフトプ
ログラムや大形のエミコレータ等を必要とする従来の問
題点を解決するｔこめ、プログラムのデバッグ時、レジ
スタの内容を内部バスを介さずに外部回路に供給してチ
ェックすることにより、
デバッグ専用のソフトプログラムや人形の丁ミュレータ
等を必要とじず、
高速度動作時のプログラムチェックを可能とし、又、実
動作チェック時にプログラムバッグを発見を容易に行な
い（りるようにしたものである。[Detailed Description of the Invention] [Summary] The present invention solves the conventional problem of requiring a software program dedicated to debugging, a large emulator, etc. when debugging a program in a testing device for a data processing device. Therefore, when debugging a program, by supplying and checking the register contents to an external circuit without going through the internal bus, there is no need for a dedicated debugging software program or a doll simulator, etc., and the program can be run at high speed. This makes it possible to check the program, and also makes it easy to find program bags when checking the actual operation.
本発明はマイクロブロゼツリ等のデータ処理装置の試験
装置に関する。マイクロブロゼツリ等のデータ処理装置
におけるプログラムのデバッグを行なうに際し、高３ｉ
度動作時のチェックを容易に行ない得、又、実動作チェ
ック時にプログラムバッグを容易に発見し臂るようにす
ることが必要である。The present invention relates to a testing device for a data processing device such as a microblossom device. When debugging programs in data processing devices such as microblossomware, high 3i
It is necessary to be able to easily check the program during actual operation, and to be able to easily find and locate the program bag when checking the actual operation.
第２図は従来のデータ処理Ｐ装置の試験装置の一例の要
部のブロック図を示す。同図中、１１゜１２、・・・、
１１はレジスタ、２は内部バス、３は計口処理部、４は
外部０１伯用レジスタ、５は外部バス、６は外部回路で
あり、プログラムに従ってレジスタ１１．１２．・・・
、１η、計篇処理部３、レジスタ４、外部回路６１＠互
間でデータを授受してデータ処理を行なっている。FIG. 2 shows a block diagram of essential parts of an example of a conventional data processing P device testing device. In the same figure, 11°12,...
11 is a register, 2 is an internal bus, 3 is an accounting processing unit, 4 is an external 01 register, 5 is an external bus, and 6 is an external circuit, and registers 11, 12, . ...
, 1η, the plan processing unit 3, the register 4, and the external circuit 61 to perform data processing by exchanging data among them.
ここで、プログラムのデパックを行なうに際し、外部回
路６内のＲＯ〜１におけるデバッグ専用のソフトプログ
ラムに従ってレジスタ１＋、１２．・・・。Here, when depacking the program, registers 1+, 12, . ....
１Ｔｌの内容を内部バス２、外部動作用レジスタ４、外
部バス５を介して外部回路６に供給してここでチェック
している。The contents of 1Tl are supplied to an external circuit 6 via an internal bus 2, an external operation register 4, and an external bus 5, and checked there.
一方、外部に例えばエミュレータを接続していわゆるイ
ンサーキットエミュレーションによるプログラムデバッ
グを行なう場合も、レジスタ１１゜１２、・・・、１η
の内容を内部バス２Ｓを介して外部回路６に供給してチ
ェックする。On the other hand, when debugging a program by so-called in-circuit emulation by connecting an emulator externally, for example, registers 11゜12, . . . , 1η
The contents are supplied to the external circuit 6 via the internal bus 2S and checked.
上記従来の装置は、レジスタ１１．１２．・・・。 The conventional device described above has registers 11.12. ....
１１の内容を必ず内部バス２を介して外部回路６に供給
する構成であるので、これを実行するためのデバッグ専
用のソフトプログラムを必要とし、又、エミュレータの
プログラムを大規模なものを必要とする問題点があった
。又、必ず内部バスを介してからチェックを行なう構成
であるので、高速度動作時のプログラムチェックを行な
うのが困ガであり、実動作チェック時にプログラムバッ
グを発見しにくい問題点があった。Since the contents of 11 are always supplied to the external circuit 6 via the internal bus 2, a software program dedicated to debugging is required to execute this, and a large-scale emulator program is also required. There was a problem. Furthermore, since the program is always checked via the internal bus, it is difficult to check the program during high-speed operation, and there is a problem in that it is difficult to find a program bag during actual operation check.
本発明によるデータ処叩装置の試験装Ｙは、第１図に示
す如く、内部バスに接続されたレジスタの出力側にスイ
ッチ手段を接続し、試験を心霊とするレジスタに接続さ
れたスイッチ手段をオンにし、試験を必要とするレジス
タの内容を上記内部バスを介さずにこのオンとされたス
イッチ手段を介して外部回路に供給してデバッグを行な
うように構成してなる。As shown in FIG. 1, the test device Y of the data processing device according to the present invention has a switch means connected to the output side of a register connected to an internal bus, and a switch means connected to the register for testing. The circuit is turned on, and the contents of registers requiring testing are supplied to an external circuit through the turned-on switch means, not through the internal bus, for debugging.
本発明装置は、試験を必要とするレジスタに対応したス
イッチ手段をオンにし、そのレジスタの内容を内部バス
２を介さずにこのスイッチ１段を介して外部回路１１に
供給するようにしているので、デバッグ専用のソフトプ
ログラムを必要としない。The device of the present invention turns on the switch means corresponding to the register that requires testing, and supplies the contents of that register to the external circuit 11 through this first stage of switches, not through the internal bus 2. , does not require a dedicated software program for debugging.
第１図は本発明装置の一実施例の要部のブロック図を示
し、同図中、第２図と同一構成部分には同一′ｆｉ号を
付してその説明を省略する。同図中、７＋ 、７２ 、
・・・、７１はトライステートバッファ（スイッチ手段
）で、レジスタ１＋、１２．・・・。FIG. 1 shows a block diagram of the main parts of an embodiment of the apparatus of the present invention. In the figure, the same components as those in FIG. In the figure, 7+, 72,
. . , 71 is a tri-state buffer (switch means), and registers 1+, 12 . ....
１Ｔｌの出力に接続さ机ている。８はデコーダ（切換ｆ
ｌ、１１ 御回路〉で、端子９に入来する切換データ（
ピッｌ”ｖｌＤＢＤφ〜ＤＢＤｎ）に応じて切換制御信
号を出力し、トライステートバッフ？７１゜７２、・・
・、７Ｔｌのうち試験を必要とするレジスタに対応した
いずれか一個のトライステートバッファをオンにする。It is connected to the output of 1Tl. 8 is a decoder (switching f
l, 11 control circuit>, switching data (
A switching control signal is output in response to the pin "vlDBDφ~DBDn), and the tri-state buffer ?71°72,...
・Turn on any one tri-state buffer among the 7Tl that corresponds to the register that requires testing.
１０はデバッグバスで、トライステートバッファ７＋
、７２ 、・・・１７ＴＩの出力に共通に接続され。10 is the debug bus, tri-state buffer 7+
, 72, . . . are commonly connected to the outputs of 17TI.
最長ビット数をもつレジスタと同じビット数のデータ（
ＤＢφ〜ＤＢｎ＞を取出し得る構成とされている。１１
は外部回路で、カウンタ、メモリ等にて構成されており
、レジスタ１１．１２．・・・１Ｔｌの内容をチェック
する機能を有する。Data with the same number of bits as the register with the longest number of bits (
DBφ to DBn> can be extracted. 11
are external circuits consisting of counters, memories, etc., and registers 11, 12. ...Has a function of checking the contents of 1Tl.
ここで、例えばレジスタ１２の内容をチェックするに際
し、端子９にレジスタ１２に対応した切換データを供給
する。これにより、デコーダ８より切換制御信号が取出
され、トライステートバッファ７２はオン状態とされる
。トライステートバッフ７７２のオンによりレジスタ１
２の内Ｕ ＋ａ ＋−ライステートバッファ７２、デバ
ッグバス１０を介して外部回路１１に供給され、ここに
１ｌ１５いてその内容がチェックされる。Here, for example, when checking the contents of the register 12, switching data corresponding to the register 12 is supplied to the terminal 9. As a result, the switching control signal is taken out from the decoder 8, and the tri-state buffer 72 is turned on. Register 1 is set by turning on the tri-state buffer 772.
U+a+- of 2 is supplied to the external circuit 11 via the debug bus 10 and the U+a+- license state buffer 72, where the contents are checked.
この頃合、本発明装置は、第２図に示す従来装置のよう
にデバッグ専用のソフトプロゲラ１１を実行させること
によりレジスタの内容を内部バス２を介して外部回路６
に供給するのではなく、ハード回路によりトライステー
トバッフ７７２をオンにして内部バス２を介することな
く外部回路１１に供給するようにしているので、デバッ
グ専用のソフトプログラムを必要としない。従って、従
来装置のものに比して高速度動作時のプログラムチェッ
クが容易であり、又、レジスタの内容を逐次確認できる
ので実動作チェック「、￥プログラムバッグを発見し易
い。At this time, the device of the present invention, like the conventional device shown in FIG.
Instead, the tri-state buffer 772 is turned on by the hardware circuit and the signal is supplied to the external circuit 11 without going through the internal bus 2, so there is no need for a software program dedicated to debugging. Therefore, compared to conventional devices, it is easier to check the program during high-speed operation, and since the contents of the registers can be checked sequentially, it is easier to check the actual operation and find the program bag.
一方、外部にエミュレータを接続していわゆるインサー
キットエミュレーションによるプログラムデバッグを行
なう場合、従来装置のようなデバッグ専用のソフトプロ
グラムを必要としない分だけエミュレータのプログラム
を簡略化できる。On the other hand, when an emulator is connected to the outside and program debugging is performed by so-called in-circuit emulation, the emulator program can be simplified by eliminating the need for a software program dedicated to debugging as in conventional devices.
本発明によれば、レジスタの内容を内部バスを介するこ
となく外部バスに供給するようにしているので、デバッ
グ専用のソフトプ〔１グラムを必要とせず、従って、高
速度動作時のプログラムチェックが容易であり、又、実
動作チェック時にブ［１グラムバツグを発見し易く、更
に、エミュレータを用いた場合にはこのエミュレータの
プログラムを簡略化できる等の特長を右する。According to the present invention, since the contents of the register are supplied to the external bus without going through the internal bus, a dedicated software program for debugging is not required, and therefore, program checking during high-speed operation is easy. In addition, it is easy to detect 1-gram bugs when checking actual operation, and furthermore, when an emulator is used, the emulator program can be simplified.
第１図は本発明装置の一実施例の要部のブロック図、
第２図は従来装置の一例の要部のブロック図である。
第１図において、
１１．１２．・・・１Ｔｌはレジスタ、２は内部バス、
３は計算処理部、
７＋ 、７２ 、・・−、７ｔ＋は１〜ライステートバ
ツフ？（スイッチ手段）、
８はデコーダ（切換制御回路）、
９は切換データ入力端子、
１０はデバッグバス、
１１は外部回路である。FIG. 1 is a block diagram of the main parts of an embodiment of the apparatus of the present invention, and FIG. 2 is a block diagram of the main parts of an example of the conventional apparatus. In Figure 1, 11.12. ...1Tl is a register, 2 is an internal bus, 3 is a calculation processing unit, 7+, 72, ...-, 7t+ is 1 to license state buffer? (switch means), 8 is a decoder (switching control circuit), 9 is a switching data input terminal, 10 is a debug bus, and 11 is an external circuit.
Claims (1)
を接続し、試験を必要とするレジスタに接続されたスイ
ッチ手段をオンにし、該試験を必要とするレジスタの内
容を上記内部バスを介さずに該オンとされたスイッチ手
段を介して外部回路に供給してデバッグを行なうように
構成してなることを特徴とするデータ処理装置の試験装
置。A switch means is connected to the output side of the register connected to the internal bus, the switch means connected to the register requiring the test is turned on, and the contents of the register requiring the test are transmitted without going through the internal bus. A testing device for a data processing device, characterized in that it is configured to supply debugging to an external circuit via the turned-on switch means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170390A JPS6326741A (en) | 1986-07-18 | 1986-07-18 | Testing instrument for data processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170390A JPS6326741A (en) | 1986-07-18 | 1986-07-18 | Testing instrument for data processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6326741A true JPS6326741A (en) | 1988-02-04 |
Family
ID=15904040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61170390A Pending JPS6326741A (en) | 1986-07-18 | 1986-07-18 | Testing instrument for data processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6326741A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04111145A (en) * | 1990-08-31 | 1992-04-13 | Mitsubishi Electric Corp | Microcomputer |
| JPH05257760A (en) * | 1992-02-19 | 1993-10-08 | Nec Corp | Microprocessor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5916057A (en) * | 1982-07-16 | 1984-01-27 | Nec Corp | Microcomputer |
-
1986
- 1986-07-18 JP JP61170390A patent/JPS6326741A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5916057A (en) * | 1982-07-16 | 1984-01-27 | Nec Corp | Microcomputer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04111145A (en) * | 1990-08-31 | 1992-04-13 | Mitsubishi Electric Corp | Microcomputer |
| JPH05257760A (en) * | 1992-02-19 | 1993-10-08 | Nec Corp | Microprocessor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4788683A (en) | Data processing system emulation with microprocessor in place | |
| Hosny | A unified UVM methodology for MPSoC hardware/software functional verification | |
| JPH02224140A (en) | Interrupt test equipment | |
| JPH0424749A (en) | Test facilitation circuit for information processor | |
| EP0230219B1 (en) | Apparatus for testing a data processing system | |
| JPS6310456B2 (en) | ||
| JPH0550016B2 (en) | ||
| JP4084912B2 (en) | Microprocessor system | |
| JP3358123B2 (en) | Controller input / output simulation method and apparatus | |
| JP2525913Y2 (en) | LSI logic simulation device | |
| JP2935710B2 (en) | Test equipment for processor integrated circuit devices | |
| JPS61199134A (en) | Firmware debug system | |
| JPS62130437A (en) | Lsi tracing system | |
| JPH04155278A (en) | Lsi tester | |
| JPS59202546A (en) | Debugging device | |
| JPS62194551A (en) | Debug system for microprocessor | |
| JPS61188637A (en) | In-circuit emulator | |
| JPS63111547A (en) | Memory control system | |
| JPH06175874A (en) | In-circuit emulator device | |
| JPS60107146A (en) | Debug system of lsi | |
| JPH01265353A (en) | Processor integrated circuit device | |
| JPH0281235A (en) | Evaluation chip | |
| JPH03102435A (en) | Testing method for device mounted with processor | |
| JPH04259043A (en) | In-circuit emulator | |
| JPS63300330A (en) | Debugging method for firmware |