JPS63268257A - シールド伝送線構造体の製造方法 - Google Patents

シールド伝送線構造体の製造方法

Info

Publication number
JPS63268257A
JPS63268257A JP63062102A JP6210288A JPS63268257A JP S63268257 A JPS63268257 A JP S63268257A JP 63062102 A JP63062102 A JP 63062102A JP 6210288 A JP6210288 A JP 6210288A JP S63268257 A JPS63268257 A JP S63268257A
Authority
JP
Japan
Prior art keywords
conductor
layer
transmission line
peripheral
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63062102A
Other languages
English (en)
Other versions
JPH088259B2 (ja
Inventor
ジヨン・エドワード・クロウニン
ミツチエル・アルバート・リーチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63268257A publication Critical patent/JPS63268257A/ja
Publication of JPH088259B2 publication Critical patent/JPH088259B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/203—Electrical connections
    • H10W44/209—Vertical interconnections, e.g. vias
    • H10W44/212—Coaxial feed-throughs in substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49123—Co-axial cable

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明は、ｖＬＳＩの寸法で製作した、シールドされ
た伝送線構造と、上記の構造を製造する方法に関するも
のである。
Ｂ、従来技術 集積回路技術において、デバイスの集積度が増すにつれ
て、隣接する金属線間の間隔が減少してきた。金属線が
近接して形成されると、線間で容量性および誘導性の信
号干渉が起こる可能性が増大する。この干渉は、特に高
周波数信号が隣接する線を伝播されるとき面倒である。
従来技術では、金属線を取り囲む金属構造で部分的にま
たは全体をシールドした金属線を形成することによって
この問題に対処してきた。変動する信号は金属線に沿っ
て伝播し、金属構造は接地電位に接続される。２本の線
が組み合わされると、無視できる程度の外部電磁場を発
生するとともに、隣接する線から無視できる程度の外部
電磁場を受ける。これらの従来技術の構造の例を、第７
図ないし第１１図に示すが、次にこれらについてより詳
しく説明する。
米国特許第３５８０８９３号明細書には、部分的にシー
ルドされた伝送線が開示されている。第７図（従来技術
）に示すように、この構造は、誘電体基板２５上に中央
導体３７を画定するためにエツチングした金属線２７か
らなる。金属カプセル２３がエツチングされた導体の線
２７に接着され、内部導体３７を隣接する線から部分的
にシールドするために、接地電位に接続されている。内
部導体３７は、空気により外部導体と分離されている。
米国特許第４５７５７００号明細書には、部分的にシー
ルドされた７′スロツト・ライン＋１伝送線構造が開示
されている。第８図（従来技術）に示すように、導線２
６Ｂが、シリコン基板の表面にエツチングした２本の平
行な溝で画定されるシリコン基板の一部の上に設けられ
る。隣接する導線２６Ａ、２６Ｃが、エツチングした溝
の両面に設けられ、構造全体は、線を互いに分離するた
め、誘電体２８でオーバーコーテイングされる。任意選
択として、第３の導線４０を構造上に形成してもよい。
導線２６Ａ、２６Ｇおよび４０は、変動する電位源に接
続された挿入導線２６Ｂを部分的にシールドするため、
接地されている。
米国特許第３３７０１８４号には、全体がシールドされ
た伝送線が開示されている。第９図（従来技術）に示す
ように、１対の金属（またはドーピングしたシリコン）
線２．４が、周囲に誘電体２３を有する中央導体６を挟
んでいる。硫化カドミウム８が誘電体２３を、金属線２
．４から分離する。金属線は接地し、中央導体は変動す
る入力信号を受ける。
米国特許第４５８１９２１号明細書には、超小型の同軸
導体が開示されている。第１０図（従来技術）に示すよ
うに、内部導体２０は、１００ミクロン程度の横方向の
寸法ををする銅線で形成されている。次に導体を発泡誘
電体２２と、化学蒸着（ＣＶＤ）したパリレン層で被覆
する。次に、構造全体を外部金属ケーシング２４で覆う
。
米国特許第３３５１８１６号明細書には、平坦な同軸型
構造が開示されている。第１１図（従来技術）に示すよ
うに、アルミニウム板ＩＢ１１Ｃの中央に開口部があり
、誘電体材料５が充填されている。さらに誘電体材料５
に開口部が形成され、導電層７がこの開口部の露出した
側壁にコーティングされている。この金属層７はワイヤ
３が挿入されるスルーホールを画定する。アルミニウム
板ＩＢ１１Ｃは接地電位に接続され、中央導体３．７を
取り囲んで、同軸構造を画定する。
部分的にシールドした伝送線に関しては、さらに下記の
参照特許がある。米国特許第４３７９３０７号および第
４３８９４２９号明細書には、画定された導線と、導線
が一連の支持リッジで支持されるように後でエツチング
されるシリコン基板の一部が開示されている。この結果
、導線は、空気により隣接の導体から分離されている。
米国特許第３９０４９９５号には、チャネルが形成され
ている導線材料に接着された誘電体上に形成したマイク
ロウェーブ伝送線が開示されている。この導線は、チャ
ネル内にあり、空気により接地面から分離している。
上記の従来技術による伝送線構造には、いくつかの欠点
がある。第７図および第８図に示す従来技術の構造では
、それぞれ中央導体３７および２６Ｂの下では電気的シ
ールドが行なわれない。一方、第９図ないし第１１図に
示す従来技術の伝送線構造は、全体がシールドされてい
るが、これらの構造の製法は、現在のメタライゼーショ
ン処理技術には全く適合しない。すなわち、これらの構
造は、チップのメタライゼーシヨンを同時に形成できな
い。
したがって、全体がシールドされ、現在の集積回路メタ
ライゼーション技術に適合する伝送線構造を開発する必
要がある。
Ｃ０発明が解決しようとする問題点 この発明の目的は、全体がシールドされた伝送線構造を
提供することにある。
−〇− この発明の他の目的は、現在の集積回路メタライゼーシ
ョン技術に適合するシールドされた伝送線構造を提供す
ることにある。
この発明の他の目的は、横方向の寸法が、１ミクロン程
度のシールドされた伝送線構造を提供することにある。
Ｄ０問題点を解決するための手段 この発明の目的は、一連の導体層および絶縁体層を付着
させ、エツチングを行なうことにより形成される同軸配
線構造により実現される。具体的にいうと、この発明の
シールドされた伝送線は、基板上の第１絶縁体層（第１
図の５０）上に形成された第１導電体層即ち第１の導電
性プレート構造（５２）を有する。第１導電体層上には
、第１導電体層の細長い平行領域を露出させる開口を育
する第２絶縁体層（５４、又は第６図の５４．５５）が
形成される。この開口を介して第１導電体層と接触し且
つこの開口に沿って延びるように周辺導体（５６、又は
第５図の５６．５３）が設けられる。第２絶縁体層上に
は、周辺導体間の領域に延びる信号伝播用の中央導体（
５６Ａ）が設けられる。周辺導体及び中央導体上には、
周辺導体を露出させる細長い開口を有する第３絶縁体層
（５８）が設けられる。第３絶縁体層上には、その開口
を介して周辺導体と接触する第２導電体層即ち第２の導
電性プレート構造（６０、又は第５図の６０．５７）が
設けられる。第１プレート構造と周辺導体構造と第２プ
レート構造が組み合わさって中央導体を取り囲み、それ
ぞれの絶縁層により中央導体から絶縁されている。取り
囲む導体は接地電位に接続され、高周波数伝送信号は中
央導体に沿って伝播される。
Ｅ、実施例 第１図を参照すると、現在の集積回路メタライゼーショ
ン技術に適合する全体をシールドした伝送線が示されて
いる。導体層６０および５２でそれぞれ画定された上部
および下部プレート構造が、導体層５６で画定された周
辺導体構造により結合されている。周辺導体構造は、中
央導体構造５６Ａの周囲に、間隔を置いて設けられてい
る。高周波信号は中央導体５Ｅ３Ａに沿って伝播し、外
部導体は接地電位に接続されている。中央導体５６Ａは
、その周囲の導体とは、絶縁体層５４および５８で分離
されていることに注目されたい。下記に述べるように、
第１図に示す構造は、最新のメタライゼーション技術に
より形成される。したがって、この発明の伝送線の中央
導体の横方向の長さは、通常０．５〜１０ミクロン程度
である。
次に、第２図ないし第４図を参照して、この発明の、全
体をシールドした伝送線を製作する方法について説明す
る。第２図に示すように、ストリップ状の導体５２を絶
縁体層５０上に画定する。一般に、層５０は、半導体加
工業界で通常使用するどの種の絶縁材料（酸化シリコン
、窒化シリコン、ポリイミド、ドーピングしたガラス、
またはこれらの組合せ）からなるものでもよい。導体５
２は、アルミニウム、アルミニウム合金、耐火金属、耐
火金属合金（たとえばケイ化物）、ドーピングした多結
晶シリコン、またはこれらの各種の組合せとすることが
できる。２層の金属を用いる方法では、下部導体層５２
は、シリコン基板上の他の場所に形成したデバイス（た
とえばＦＥＴトランジスタ、バイポーラ・トランジスタ
、コンデンサなど）の電極と同じ材料からなる（したが
って同時に形成した）ものでもよい。この発明では、こ
の方法が好ましく、導体５２は、ＦＥＴデバイスのゲー
ト電極を画定する耐火金属のケイ化物（ケイ化タングス
テン等）から作成する。導体層５２は、このあと、従来
の任意の技術を用いて、パターン付けすることができる
。この発明では、導体層を、除去すべき導体層５２の領
域を画定するため、露出、現像される感光性重合体で被
覆するのが好ましい。これらの部分は、その後、絶縁体
層５０の下にある部分を著しく侵食しない異方性エッチ
ャントにさらして除去する。このようなエッチャントの
例に、塩素またはフッ素をベースとする気体プラズマが
ある。導体層５２にパターン付けを行なった後、構造を
絶縁体層５４でコーティングする。第１の絶縁体層５０
と同様に、絶縁体層５４も、多数の従来の絶縁材料のう
ちの任意のものと−］〇− することができる。導体層５４を、基板上の他の場所に
設ける能動デバイスの電極と同時に形成する場合は、絶
縁体層５４に、リンケ不酸ガラス（Ｐ、ＳＧ）またはホ
ウリンケイ酸ガラス（ＢＰＳＧ）等のドーピングしたガ
ラスを用いる。・次に、第３図に示すように、導、体層
５６を付着させ、パターン付けを行なって、１対の周辺
導体と中央導体５８Ａとを画定す゛る。この構造は、ま
ず絶縁体層５４にトラフ・・ホール（細長い開口）をエ
ツチングして、パターン付けを行なった導体層５２の両
側端部の細長い平行領域を露出させる。
即ち、感光性重合体を付着させ、パターン付けを行なっ
て、絶縁体層５４の選択的部分を、下、側の導体層５２
の部分・を著しく侵食しない異方性エッチャント（たと
えばＣＦ４１０２方向性プラズマ）に露出する。上記・
のトラフはエラチン・グしたトラフが等方性の断面を持
つようエツチングができることを理解されたい。次に、
絶縁体層５４中に形成したトラフ・ホールを埋めるため
に、導体層・５６を付着させ、パターン付けを行なって
第３図に示す構造を形成する。導体層５６は、・導体層
５２に関して述べたものと同じ材料でよいが、実用的に
は、絶縁体層５４中に形成したトラフを、すき間なく埋
めるように、化学蒸着（、ＣＶ　Ｉ）　）できる材料で
導体層５６を形成させるのが好ましい。タングステン等
の耐火金属層がトラフを埋めるのに良好な特性を有する
ことが判明した。パターン付けの結果として、周辺導体
が、中央導体５６．Ａの周囲に間隔を置いて設けられる
ことになる。
第３図に示すように、導体層５６を付着させζパターン
付けを行なった後、他の絶縁体層５８を構造上に付着さ
せる。絶縁体層５８は、任意の従来の絶縁材料で形成す
ることができる。次に、絶縁体層５４と同様に、絶縁体
層５８の選択した部分（フォトレジスト層ＰＲ２で画定
された）を異方性プラズマ・エツチングにさらして、下
側の導体層５６の部分を著しくエツチングすることなく
、露出部分を除去することによりパターン付けを行なう
。フォトレジストＰＲ２で画定されたパターンは、下に
ある層と整合されていることが重要である。これにより
、絶縁体層５８をエツチングして形成したトラフが、中
央導体５６Ａを露出させることなく、周辺導体５６の部
分を露出させる。
実用的には、絶縁体層５４の上面に沿って設けた周辺導
体５６の部分を長くすることによって、この整合はそれ
ほど重要でなくなる。絶縁体層５８中にトラフを形成し
た後、フォトレジストＰＲ２を除去し、導体層５６を形
成するのに用いた方法と同様の方法で金属層６０を付着
させ、エツチングを行なうと、第１図に示す構造が得ら
れる。
第５図は、この発明の第２の実施例を示すもので、絶縁
体層５４および５８゛中に画定したトラフを埋めるのに
異なる金属層が使用されている。すなわち、絶縁体層中
に画定されたトラフ・ホールを埋め、絶縁体層の上面に
金属線を画定するために、同一の金属を付着する代わり
に、異なる金属層を設けたものである。第５図に示すよ
うに、絶縁体層５４および５８中に形成したトラフは、
そ″れぞれ金属層５３および５７で充填される。したが
って、周辺導体は、導体層５３および５６によら画定さ
れ、上部プレート構造は、導体層５７および６０により
画定される。実用的には、タングステン等のＣＶＤ材料
が、ギャップ充填特性が良好なので使用される。金属層
５６および６０の一方また′は両方を、ギヤツブ充填骨
”性を考慮せずに、最適な導電特性を与える材料（アル
ミニウム等）から形成することができる。
第６図は、この発明の第３の実施例を示すもので、導電
性構造を画定するために、一連の絶縁体層を用いたもの
である。絶縁体層５４を、下部プレート構造６２上に付
着させ、その上に絶縁体層５５を付着させる。２つの絶
縁体層５４と５５を連続してエツチングして、図に示す
ようなトラフを画定する。層５５中のトラフの少なくと
も一部分は、層５４中に形成したトラフの上に（それよ
り広い幅で）形成させる。層５５中のトラフは、中央導
体構造を画定するとともに、周辺導体構造の上部を画定
する。次に導電性材料５６を付着させてそれぞれのトラ
フを充填し、絶縁体層５５の上面上の導電性材料の部分
を除去して平坦化させる。この平坦化工程については、
特開昭６２−１０２５４４号に開示されている。この出
願の開示を本明細書に引用する。次に、絶縁体５８を導
体５６上に付着させ、次にその上に別の絶縁体層５９を
付着させる。絶縁体層５８中に形成した小さいトラフを
またぐように、大、きいトラフを絶縁体層５９に画定す
る。次に、導体層６０を付着させ、平坦化させて絶縁体
層５８および５９中のトラフを充填し、上部プレート構
造を形成する。
Ｆ８発明の効果 上に述べたように、この発明の第１の特徴は、全体をシ
ールドした、集積回路の寸法の伝送線が得られることで
ある。
この発明の第２の特徴は、シールドし“た伝送線を、半
導体基板上に形成した各種デバイスを相互接続するのに
用いるメタライゼーション層と同時に加工できることで
ある。
【図面の簡単な説明】
第１図は、この発明の全体をシールドした伝送線の第１
の実施例の断面図、第２図ないし第４図は、第１図に示
すこの発明のシールド伝送線を形成する工程中の基板の
断面図、第５図は、この発明の全体をシールドした伝送
線の第２の実施例の断面図、第６図は、この発明の全体
をシールドした伝送線の第３の実施例の断面図、第７図
（従来技術）は、部分的にシールドした従来の伝送線の
断面図、第８図（従来技術）は、部分的にシールドし゛
た他の従来の伝送線の断面図、第９図（従来技術）は、
全体番シーンレドした従来の伝送線の断５２．５６．６
０・・・・導体層、５６Ａ・・・・中央導体、′ ５゛６．５４．５５、ｄ８．５９・・・・絶縁体層、５
３．５７・・・・金属層。 −’；’ＲＱ− 第１１図

Claims (1)

  1. 【特許請求の範囲】 基板上の第１絶縁体層上に形成された第１導電体層と、 上記第１導電体層の実質的に平行に延びる細長い領域を
    露出させる開口を有する、上記第１導電体層上に形成さ
    れた第２絶縁体層と、 上記開口を介して上記第１導電体層と接触し且つ上記開
    口に沿って延びる周辺導体と、 上記周辺導体間の領域に延びる、上記第２絶縁層上に形
    成された信号伝播用の中央導体と、上記周辺導体を露出
    させる細長い開口を有する、上記周辺導体及び中央導体
    上に形成された第３絶縁体層と、 上記第３絶縁体層の上記開口を介して上記周辺導体と接
    触する、上記第３絶縁体層上に形成された第２導電体層
    と、 を有し、上記第１導電体層、周辺導体及び第２導電体層
    で上記中央導体を包囲する構造を有する、シールド伝送
    線構造体。
JP63062102A 1987-04-27 1988-03-17 シールド伝送線構造体の製造方法 Expired - Lifetime JPH088259B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/043,264 US4776087A (en) 1987-04-27 1987-04-27 VLSI coaxial wiring structure
US043264 1987-04-27

Publications (2)

Publication Number Publication Date
JPS63268257A true JPS63268257A (ja) 1988-11-04
JPH088259B2 JPH088259B2 (ja) 1996-01-29

Family

ID=21926295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63062102A Expired - Lifetime JPH088259B2 (ja) 1987-04-27 1988-03-17 シールド伝送線構造体の製造方法

Country Status (5)

Country Link
US (1) US4776087A (ja)
EP (1) EP0288767B1 (ja)
JP (1) JPH088259B2 (ja)
CA (1) CA1271267A (ja)
DE (1) DE3852336T2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105532A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体集積回路装置
JPH02137330A (ja) * 1988-11-18 1990-05-25 Nec Corp 半導体装置
JPH05160280A (ja) * 1991-12-05 1993-06-25 Mitsubishi Electric Corp 半導体集積回路装置
JP2009010411A (ja) * 2008-08-22 2009-01-15 National Institute Of Advanced Industrial & Technology 多層微細配線構造
JP2011100989A (ja) * 2009-10-09 2011-05-19 Renesas Electronics Corp 半導体装置
JP2014120710A (ja) * 2012-12-19 2014-06-30 Nippon Telegr & Teleph Corp <Ntt> 多層高周波伝送線路およびその製造方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476970A (en) * 1984-02-16 1995-12-19 Velsicol Chemical Corporation Method for preparing aryl ketones
JP2947818B2 (ja) * 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
FR2650471B1 (fr) * 1989-07-27 1991-10-11 Bull Sa Procede de formation de piliers du reseau multicouche d'une carte de connexion d'au moins un circuit integre de haute densite
US5003273A (en) * 1989-12-04 1991-03-26 Itt Corporation Multilayer printed circuit board with pseudo-coaxial transmission lines
ATE150585T1 (de) * 1990-05-31 1997-04-15 Canon Kk Verfahren zur herstellung einer halbleitervorrichtung mit einer verdrahtungsstruktur hoher dichte
US5182849A (en) * 1990-12-21 1993-02-02 Hughes Aircraft Company Process of manufacturing lightweight, low cost microwave components
FR2674680B1 (fr) * 1991-03-26 1993-12-03 Thomson Csf Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions.
SE468573B (sv) * 1991-06-14 1993-02-08 Ericsson Telefon Ab L M Anordningar med boejliga, ytorienterade striplineledningar samt foerfarande foer framstaellning av en saadan anordning
JP2924450B2 (ja) * 1992-05-22 1999-07-26 日本電気株式会社 半導体装置
US5363550A (en) * 1992-12-23 1994-11-15 International Business Machines Corporation Method of Fabricating a micro-coaxial wiring structure
US5421083A (en) * 1994-04-01 1995-06-06 Motorola, Inc. Method of manufacturing a circuit carrying substrate having coaxial via holes
US5733175A (en) * 1994-04-25 1998-03-31 Leach; Michael A. Polishing a workpiece using equal velocity at all points overlapping a polisher
US5607341A (en) * 1994-08-08 1997-03-04 Leach; Michael A. Method and structure for polishing a wafer during manufacture of integrated circuits
US5589707A (en) * 1994-11-07 1996-12-31 International Business Machines Corporation Multi-surfaced capacitor for storing more charge per horizontal chip area
US5811882A (en) * 1996-09-24 1998-09-22 Philips Electronics North America Corporation On-chip shielding coaxial conductors for mixed-signal IC
US5818110A (en) * 1996-11-22 1998-10-06 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US6576848B1 (en) 1996-11-22 2003-06-10 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US6294455B1 (en) 1997-08-20 2001-09-25 Micron Technology, Inc. Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry
US6143616A (en) 1997-08-22 2000-11-07 Micron Technology, Inc. Methods of forming coaxial integrated circuitry interconnect lines
US6187677B1 (en) 1997-08-22 2001-02-13 Micron Technology, Inc. Integrated circuitry and methods of forming integrated circuitry
FI106585B (fi) 1997-10-22 2001-02-28 Nokia Mobile Phones Ltd Koaksiaalijohto, menetelmä koaksiaalijohdon valmistamiseksi ja langaton viestin
US6060388A (en) * 1997-10-29 2000-05-09 International Business Machines Corporation Conductors for microelectronic circuits and method of manufacture
US6000120A (en) 1998-04-16 1999-12-14 Motorola, Inc. Method of making coaxial transmission lines on a printed circuit board
KR100308871B1 (ko) * 1998-12-28 2001-11-03 윤덕용 동축 구조의 신호선 및 그의 제조 방법
US6388198B1 (en) 1999-03-09 2002-05-14 International Business Machines Corporation Coaxial wiring within SOI semiconductor, PCB to system for high speed operation and signal quality
US6403393B1 (en) 1999-09-01 2002-06-11 International Business Machines Corporation Device having integrated optical and copper conductors and method of fabricating same
DE10026933C1 (de) * 2000-05-30 2001-12-06 Infineon Technologies Ag Faradaykäfig für integrierte Schaltung
SE522650C2 (sv) 2000-10-31 2004-02-24 Ericsson Telefon Ab L M Anordning på ett mönsterkort och förfarande för tillverkning av en sådan anordning
US6975189B1 (en) * 2000-11-02 2005-12-13 Telasic Communications, Inc. On-chip multilayer metal shielded transmission line
US6600395B1 (en) * 2000-12-28 2003-07-29 Nortel Networks Limited Embedded shielded stripline (ESS) structure using air channels within the ESS structure
GB2379089A (en) * 2001-08-21 2003-02-26 Ubinetics Ltd RF screening for printed circuit boards
US9614266B2 (en) 2001-12-03 2017-04-04 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
US7239219B2 (en) * 2001-12-03 2007-07-03 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
AU2002360464A1 (en) * 2001-12-03 2003-06-17 Memgen Corporation Miniature rf and microwave components and methods for fabricating such components
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
US6731513B2 (en) * 2002-03-15 2004-05-04 Memx, Inc. Shielded multi-conductor interconnect bus for MEMS
US6760901B2 (en) * 2002-04-11 2004-07-06 International Business Machines Corporation Trough adjusted optical proximity correction for vias
US6667549B2 (en) 2002-05-01 2003-12-23 Bridgewave Communications, Inc. Micro circuits with a sculpted ground plane
US6809384B1 (en) 2002-08-09 2004-10-26 Pts Corporation Method and apparatus for protecting wiring and integrated circuit device
US10297421B1 (en) 2003-05-07 2019-05-21 Microfabrica Inc. Plasma etching of dielectric sacrificial material from reentrant multi-layer metal structures
US7348666B2 (en) * 2004-06-30 2008-03-25 Endwave Corporation Chip-to-chip trench circuit structure
US7411279B2 (en) * 2004-06-30 2008-08-12 Endwave Corporation Component interconnect with substrate shielding
DE102005045057A1 (de) * 2005-09-21 2007-03-22 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Koaxialleitung sowie Verfahren
DE102005045056B4 (de) * 2005-09-21 2007-06-21 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Kondensator
DE102005045059B4 (de) * 2005-09-21 2011-05-19 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Spule sowie Verfahren zur Herstellung
US8581113B2 (en) 2007-12-19 2013-11-12 Bridgewave Communications, Inc. Low cost high frequency device package and methods
US8344819B2 (en) * 2008-10-28 2013-01-01 Broadcom Corporation Conformal reference planes in substrates
US20100307798A1 (en) * 2009-06-03 2010-12-09 Izadian Jamal S Unified scalable high speed interconnects technologies
TWI387407B (zh) * 2009-06-10 2013-02-21 Htc Corp 軟式印刷電路板其及組成方法
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US9368454B2 (en) 2013-10-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with shielding layer in post-passivation interconnect structure
US9992859B2 (en) 2015-09-25 2018-06-05 Intel Corporation Low loss and low cross talk transmission lines using shaped vias
EP3297093B1 (de) * 2016-09-16 2019-01-02 Rosenberger Hochfrequenztechnik GmbH & Co. KG Steckverbinder zum verbinden einer optischen faser und eines elektrischen leiters
CN106783812A (zh) * 2016-12-30 2017-05-31 上海集成电路研发中心有限公司 一种全屏蔽片上共面波导传输结构及其制备方法
US10276518B2 (en) * 2017-03-21 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement in fan out packaging including magnetic structure around transmission line
US10269728B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shielding structure for cross-talk reduction
DE102018109028B4 (de) 2017-06-30 2023-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit Abschirmstruktur zur Verringerung von Übersprechen und Verfahren zur Herstellung derselben
KR101942741B1 (ko) * 2017-10-20 2019-01-28 삼성전기 주식회사 반도체 패키지
CN107768345A (zh) * 2017-10-27 2018-03-06 德淮半导体有限公司 半导体装置及其制造方法
EP3518280B1 (en) * 2018-01-25 2020-11-04 Murata Manufacturing Co., Ltd. Electronic product having embedded porous dielectric and method of manufacture
US11350520B2 (en) * 2019-08-08 2022-05-31 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
KR102908325B1 (ko) 2020-12-10 2026-01-05 삼성전기주식회사 인쇄회로기판
CN115377071B (zh) * 2021-05-19 2025-12-02 圣邦微电子（北京）股份有限公司 一种信号线全包裹隔离的芯片、方法及芯片制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60214561A (ja) * 1984-04-10 1985-10-26 Sanyo Electric Co Ltd 半導体集積回路
JPS61230340A (ja) * 1985-04-05 1986-10-14 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPS62202572A (ja) * 1986-02-28 1987-09-07 Canon Inc 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1079204A (en) * 1963-12-24 1967-08-16 Hughes Aircraft Co Improvements in and relating to thin film electrical devices
US3351816A (en) * 1965-02-04 1967-11-07 Bunker Ramo Planar coaxial circuitry
US3560893A (en) * 1968-12-27 1971-02-02 Rca Corp Surface strip transmission line and microwave devices using same
DE2246730B2 (de) * 1972-09-22 1977-09-15 Siemens AG, 1000 Berlin und 8000 München Hochfrequenzleitung zur verbindung elektrischer baugruppen
US3904997A (en) * 1973-09-13 1975-09-09 Microwave Ass Trapped-radiation microwave transmission line
US4379307A (en) * 1980-06-16 1983-04-05 Rockwell International Corporation Integrated circuit chip transmission line
US4389429A (en) * 1980-06-16 1983-06-21 Rockwell International Corporation Method of forming integrated circuit chip transmission line
US4581291A (en) * 1983-12-29 1986-04-08 Bongianni Wayne L Microminiature coaxial cable and methods manufacture
US4575700A (en) * 1984-05-17 1986-03-11 Cornell Research Foundation, Inc. Parallel plate transmission lines integrated with coplanar waveguides or slot lines and method of making same
EP0175604B1 (en) * 1984-08-23 1989-07-19 Fairchild Semiconductor Corporation A process for forming vias on integrated circuits
GB2168857A (en) * 1984-11-14 1986-06-25 Int Standard Electric Corp Method and structure for interconnecting high frequency components
US4673904A (en) * 1984-11-14 1987-06-16 Itt Corporation Micro-coaxial substrate
DE3650077T2 (de) * 1985-03-15 1995-02-23 Hewlett Packard Co Metallisches Verbindungssystem mit einer ebenen Fläche.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60214561A (ja) * 1984-04-10 1985-10-26 Sanyo Electric Co Ltd 半導体集積回路
JPS61230340A (ja) * 1985-04-05 1986-10-14 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPS62202572A (ja) * 1986-02-28 1987-09-07 Canon Inc 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105532A (ja) * 1988-10-14 1990-04-18 Nec Corp 半導体集積回路装置
JPH02137330A (ja) * 1988-11-18 1990-05-25 Nec Corp 半導体装置
JPH05160280A (ja) * 1991-12-05 1993-06-25 Mitsubishi Electric Corp 半導体集積回路装置
JP2009010411A (ja) * 2008-08-22 2009-01-15 National Institute Of Advanced Industrial & Technology 多層微細配線構造
JP2011100989A (ja) * 2009-10-09 2011-05-19 Renesas Electronics Corp 半導体装置
US8841771B2 (en) 2009-10-09 2014-09-23 Renesas Electronics Corporation Semiconductor device
JP2015046622A (ja) * 2009-10-09 2015-03-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2014120710A (ja) * 2012-12-19 2014-06-30 Nippon Telegr & Teleph Corp <Ntt> 多層高周波伝送線路およびその製造方法

Also Published As

Publication number Publication date
DE3852336D1 (de) 1995-01-19
EP0288767A3 (en) 1990-06-20
EP0288767A2 (en) 1988-11-02
CA1271267A (en) 1990-07-03
JPH088259B2 (ja) 1996-01-29
EP0288767B1 (en) 1994-12-07
US4776087A (en) 1988-10-11
DE3852336T2 (de) 1995-05-24

Similar Documents

Publication Publication Date Title
JPS63268257A (ja) シールド伝送線構造体の製造方法
US8748308B2 (en) Through wafer vias and method of making same
CN100423216C (zh) 在线后端处理中形成悬空传输线结构的方法
US6466112B1 (en) Coaxial type signal line and manufacturing method thereof
US6633074B2 (en) Integrated circuit wiring with low RC time delay
KR100442407B1 (ko) 에칭 스톱을 이용하여 스태거된 상호 접속 라인을 생성하는 집적회로
US8518787B2 (en) Through wafer vias and method of making same
US20020115260A1 (en) Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
JP4215495B2 (ja) 配線構造およびその製造方法ならびに配線構造を備えた半導体装置と配線基板
CN1333463C (zh) Cmos工艺中的同轴互连的制作方法
EP1218788A2 (en) Waveguide structures integrated with standard cmos circuitry and methods for making the same
JP4425707B2 (ja) 半導体装置およびその製造方法
JPH01206697A (ja) 絶縁された基準面を有する支持層から絶縁されて電圧が供給される伝送線の構造及び製造方法
KR20040045055A (ko) 2중 콘택 스페이서를 포함하는 반도체 소자 및 그 제조방법
US8004061B1 (en) Conductive trace with reduced RF impedance resulting from the skin effect
KR100495857B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
TWI898448B (zh) 整合裝置及其形成方法
KR100383760B1 (ko) 반도체 소자의 층간 절연막 형성 방법
US20030071700A1 (en) Coaxial type signal line and manufacturing method thereof
KR20010004008A (ko) 에어-갭을 갖는 반도체 소자의 금속배선 형성방법
KR100198635B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH03227519A (ja) 半導体装置の製造方法