JPH05160280A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05160280A JPH05160280A JP32203291A JP32203291A JPH05160280A JP H05160280 A JPH05160280 A JP H05160280A JP 32203291 A JP32203291 A JP 32203291A JP 32203291 A JP32203291 A JP 32203291A JP H05160280 A JPH05160280 A JP H05160280A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- signal
- supply wiring
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体基板上のある配線に伝達されたノイズ
が他の配線に伝達されるのを抑制しかつ他の配線からノ
イズが伝達されるのを防止することを目的とする。 【構成】 複数の信号配線と複数の電源配線とが形成さ
れた半導体集積回路装置であって、複数の電源配線のう
ちの少なくとも１つの電源配線を絶縁物を介して他の電
源配線により包囲したことを特徴とする。
が他の配線に伝達されるのを抑制しかつ他の配線からノ
イズが伝達されるのを防止することを目的とする。 【構成】 複数の信号配線と複数の電源配線とが形成さ
れた半導体集積回路装置であって、複数の電源配線のう
ちの少なくとも１つの電源配線を絶縁物を介して他の電
源配線により包囲したことを特徴とする。
Description
【０００１】
【産業上の利用分野】この発明は、半導体基板上に電源
および信号を伝達するための複数の配線を備えた半導体
集積回路装置に関する。
および信号を伝達するための複数の配線を備えた半導体
集積回路装置に関する。
【０００２】
【従来の技術】半導体集積回路装置は、近年の高密度化
の要求に答えるべく、配線と配線との間隔が短くされる
とともに配線が多層化される。
の要求に答えるべく、配線と配線との間隔が短くされる
とともに配線が多層化される。
【０００３】このため、ある配線が隣接の配線や上層の
配線に流れる電荷の影響を受けて誤動作するという問題
が発生する。特に電流が大きい電源配線の近くに設けら
れる信号配線は電源配線上のノイズの影響を受けやす
く、またこの信号配線上のノイズが電源配線に影響を与
えやすい。
配線に流れる電荷の影響を受けて誤動作するという問題
が発生する。特に電流が大きい電源配線の近くに設けら
れる信号配線は電源配線上のノイズの影響を受けやす
く、またこの信号配線上のノイズが電源配線に影響を与
えやすい。
【０００４】図８は従来の半導体集積回路装置のレイア
ウトの一例を示す図である。図８を参照して、この半導
体集積回路装置は、半導体基板１と、半導体基板１上に
形成された信号配線Ｓ１と、電源配線Ｓ２およびＳ３と
を含む。電源配線Ｓ２とＳ３とは、たとえばいずれか一
方を接地レベルとし、他方を駆動レベルにした関係であ
る。ここでは、電源配線Ｓ３を接地レベルとする。信号
配線Ｓ１と電源配線Ｓ２との間、電源配線Ｓ２と電源配
線Ｓ３との間、および信号配線Ｓ１と電源配線Ｓ３との
間には、それぞれ配線容量Ｃ１、Ｃ２およびＣ３が存在
する。
ウトの一例を示す図である。図８を参照して、この半導
体集積回路装置は、半導体基板１と、半導体基板１上に
形成された信号配線Ｓ１と、電源配線Ｓ２およびＳ３と
を含む。電源配線Ｓ２とＳ３とは、たとえばいずれか一
方を接地レベルとし、他方を駆動レベルにした関係であ
る。ここでは、電源配線Ｓ３を接地レベルとする。信号
配線Ｓ１と電源配線Ｓ２との間、電源配線Ｓ２と電源配
線Ｓ３との間、および信号配線Ｓ１と電源配線Ｓ３との
間には、それぞれ配線容量Ｃ１、Ｃ２およびＣ３が存在
する。
【０００５】図９は、配線容量を考慮した図８の等価回
路図である。ここでは、従来技術の問題を明確にするた
めに、配線容量Ｃ１は配線容量Ｃ２に対して十分に大き
いものとする。また、信号配線Ｓ１と電源配線Ｓ３との
間の配線容量Ｃ３は極めて小さく、無視し得る大きさと
する。このような配線容量の大小関係がある状態におい
て、電源配線Ｓ２のレベルが変動したときの信号配線Ｓ
１および電源配線Ｓ３のレベル変化のようすを図１０に
示す。
路図である。ここでは、従来技術の問題を明確にするた
めに、配線容量Ｃ１は配線容量Ｃ２に対して十分に大き
いものとする。また、信号配線Ｓ１と電源配線Ｓ３との
間の配線容量Ｃ３は極めて小さく、無視し得る大きさと
する。このような配線容量の大小関係がある状態におい
て、電源配線Ｓ２のレベルが変動したときの信号配線Ｓ
１および電源配線Ｓ３のレベル変化のようすを図１０に
示す。
【０００６】図１０において、ｔ１は電源配線Ｓ２の電
源レベルが降下する時点であり、ｔ２は電源配線Ｓ２の
電源レベルが上昇する時点である。時間ｔ１において、
電源配線Ｓ２のレベルが降下すると、配線容量Ｃ１およ
びＣ２が存在するために信号配線Ｓ１および電源配線Ｓ
３の電位が降下する。また時間ｔ２において、電源配線
Ｓ２のレベルが上昇すると、信号配線Ｓ１および電源配
線Ｓ３も電位が上昇する。前述したように、配線容量の
大小関係は、Ｃ１≫Ｃ２（ただし、Ｃ１はＣ２よりも非
常に大きい）であるので、電源配線Ｓ２のレベル変化に
よって信号配線Ｓ１および電源配線Ｓ３の受ける影響
は、信号配線Ｓ１の方が大きい。
源レベルが降下する時点であり、ｔ２は電源配線Ｓ２の
電源レベルが上昇する時点である。時間ｔ１において、
電源配線Ｓ２のレベルが降下すると、配線容量Ｃ１およ
びＣ２が存在するために信号配線Ｓ１および電源配線Ｓ
３の電位が降下する。また時間ｔ２において、電源配線
Ｓ２のレベルが上昇すると、信号配線Ｓ１および電源配
線Ｓ３も電位が上昇する。前述したように、配線容量の
大小関係は、Ｃ１≫Ｃ２（ただし、Ｃ１はＣ２よりも非
常に大きい）であるので、電源配線Ｓ２のレベル変化に
よって信号配線Ｓ１および電源配線Ｓ３の受ける影響
は、信号配線Ｓ１の方が大きい。
【０００７】
【発明が解決しようとする課題】従来の配線のレイアウ
トでは、以上のように配線容量によって電源配線Ｓ２の
微小なレベル変動（以下、ノイズという）が信号配線Ｓ
１に伝達される。この結果、信号配線Ｓ１により駆動さ
れる回路が誤動作してしまう可能性がある。
トでは、以上のように配線容量によって電源配線Ｓ２の
微小なレベル変動（以下、ノイズという）が信号配線Ｓ
１に伝達される。この結果、信号配線Ｓ１により駆動さ
れる回路が誤動作してしまう可能性がある。
【０００８】逆に、信号配線Ｓ１に伝達される信号レベ
ルの変動が電源配線Ｓ２に伝達され、結果的に回路の誤
動作に繋がってしまう可能性がある。
ルの変動が電源配線Ｓ２に伝達され、結果的に回路の誤
動作に繋がってしまう可能性がある。
【０００９】一般に、集積回路装置では、前述したよう
に急速に高密度化されかつ高い電界強度の中で極めて微
弱な信号を取扱っているため、わずかなノイズも無視す
ることができない。
に急速に高密度化されかつ高い電界強度の中で極めて微
弱な信号を取扱っているため、わずかなノイズも無視す
ることができない。
【００１０】この発明は、前述のような問題を解消する
ためになされたもので、半導体基板上に設けられた複数
の配線間でノイズが伝達されるのを抑制できる半導体集
積回路装置を提供することである。
ためになされたもので、半導体基板上に設けられた複数
の配線間でノイズが伝達されるのを抑制できる半導体集
積回路装置を提供することである。
【００１１】
【課題を解決するための手段】前記目的を達成するため
のこの発明は、半導体基板上に電源および信号を伝達す
るための複数の配線を備えた半導体集積回路装置であっ
て、前記複数の配線のうちの少なくとも１つの配線は、
他の少なくとも１つの配線により絶縁物を介して包囲さ
れることを特徴とする。
のこの発明は、半導体基板上に電源および信号を伝達す
るための複数の配線を備えた半導体集積回路装置であっ
て、前記複数の配線のうちの少なくとも１つの配線は、
他の少なくとも１つの配線により絶縁物を介して包囲さ
れることを特徴とする。
【００１２】
【作用】以上の発明では、複数の配線のうちの少なくと
も１つの配線は、他の少なくとも１つの配線により絶縁
物を介して包囲されているので、包囲された配線と包囲
する配線間の容量は大きくなる。そのため包囲された配
線に生じた変動成分（ノイズ）は、大きく減衰する。そ
のため、この複数の配線にノイズを伝達するのを抑制す
ることができる。また、包囲された配線は包囲する配線
によりシールドされており、他の複数の配線に発生する
ノイズにより影響されない。したがって、回路の誤動作
を抑制することができ、信頼性を高めることができる。
も１つの配線は、他の少なくとも１つの配線により絶縁
物を介して包囲されているので、包囲された配線と包囲
する配線間の容量は大きくなる。そのため包囲された配
線に生じた変動成分（ノイズ）は、大きく減衰する。そ
のため、この複数の配線にノイズを伝達するのを抑制す
ることができる。また、包囲された配線は包囲する配線
によりシールドされており、他の複数の配線に発生する
ノイズにより影響されない。したがって、回路の誤動作
を抑制することができ、信頼性を高めることができる。
【００１３】
【実施例】以下、この発明に係る半導体集積回路装置の
一実施例を図について説明する。
一実施例を図について説明する。
【００１４】図１は、この発明の半導体集積回路装置の
レイアウト構成を示す図である。図１に示す半導体集積
回路装置は、図８の半導体集積回路装置と同様に信号配
線Ｓ１、電源配線Ｓ２および電源配線Ｓ３を備える。ま
た、信号配線Ｓ１と電源配線Ｓ２との間、電源配線Ｓ２
と電源配線Ｓ３との間、および信号配線Ｓ１と電源配線
Ｓ３との間には、それぞれ配線容量Ｃ１、Ｃ２およびＣ
３が存在する。電源配線Ｓ２は、絶縁物２により包囲さ
れ、絶縁物２は電源配線Ｓ３により包囲されている。
レイアウト構成を示す図である。図１に示す半導体集積
回路装置は、図８の半導体集積回路装置と同様に信号配
線Ｓ１、電源配線Ｓ２および電源配線Ｓ３を備える。ま
た、信号配線Ｓ１と電源配線Ｓ２との間、電源配線Ｓ２
と電源配線Ｓ３との間、および信号配線Ｓ１と電源配線
Ｓ３との間には、それぞれ配線容量Ｃ１、Ｃ２およびＣ
３が存在する。電源配線Ｓ２は、絶縁物２により包囲さ
れ、絶縁物２は電源配線Ｓ３により包囲されている。
【００１５】図２は、配線容量を考慮した半導体集積回
路装置の回路図である。図２は前述した図９の回路図と
同様であるが、配線容量Ｃ１、Ｃ２およびＣ３の大小関
係が異なる。すなわち図１から明らかなように電源配線
Ｓ２は電源配線Ｓ３により絶縁物２を介して包囲されて
いるため、配線容量Ｃ２は他の配線容量Ｃ１、Ｃ３と比
較して非常に大きい。また、配線容量Ｃ１は配線容量Ｃ
３と比較しても非常に小さく無視し得る大きさである。
路装置の回路図である。図２は前述した図９の回路図と
同様であるが、配線容量Ｃ１、Ｃ２およびＣ３の大小関
係が異なる。すなわち図１から明らかなように電源配線
Ｓ２は電源配線Ｓ３により絶縁物２を介して包囲されて
いるため、配線容量Ｃ２は他の配線容量Ｃ１、Ｃ３と比
較して非常に大きい。また、配線容量Ｃ１は配線容量Ｃ
３と比較しても非常に小さく無視し得る大きさである。
【００１６】次に、図１の半導体集積回路装置によりノ
イズの伝達が抑制されるのを説明する。
イズの伝達が抑制されるのを説明する。
【００１７】図３は、電源ノイズに対する図１の各配線
のレベル変化を示す図である。図３において、Ｎは微小
変動するノイズであり、このノイズＮが電源配線Ｓ２に
伝達されるとすると、電源配線Ｓ２は配線容量Ｃ２を介
して電源配線Ｓ３（接地線）と強くカップリングされて
いるので、ノイズ成分は配線容量Ｃ２により微小とな
る。この微小な変動量は電源配線Ｓ３のレベルを微小変
動させる。電源配線Ｓ３の微小変動は配線容量Ｃ３を介
して信号配線Ｓ１に伝達されるが、配線容量Ｃ３は配線
容量Ｃ２に比較して非常に小さいので、電源配線に伝達
されるノイズは非常に微小になる。この結果、電源配線
Ｓ２にノイズが伝達されても、信号配線Ｓ１はほとんど
影響を受けない。
のレベル変化を示す図である。図３において、Ｎは微小
変動するノイズであり、このノイズＮが電源配線Ｓ２に
伝達されるとすると、電源配線Ｓ２は配線容量Ｃ２を介
して電源配線Ｓ３（接地線）と強くカップリングされて
いるので、ノイズ成分は配線容量Ｃ２により微小とな
る。この微小な変動量は電源配線Ｓ３のレベルを微小変
動させる。電源配線Ｓ３の微小変動は配線容量Ｃ３を介
して信号配線Ｓ１に伝達されるが、配線容量Ｃ３は配線
容量Ｃ２に比較して非常に小さいので、電源配線に伝達
されるノイズは非常に微小になる。この結果、電源配線
Ｓ２にノイズが伝達されても、信号配線Ｓ１はほとんど
影響を受けない。
【００１８】図４は、信号の変化に対する図１の各配線
のレベル変化を示す図である。信号配線Ｓ１のレベルが
ノイズあるいはクロック信号などにより大きく変動する
場合には、配線容量Ｃ２が配線容量Ｃ３よりも極めて大
きいため、また電源配線Ｓ２は電源配線Ｓ３によりシー
ルドされた構成であるため、電源配線Ｓ２およびＳ３は
信号配線Ｓ１のレベル変化による影響を受けることはほ
とんどない。
のレベル変化を示す図である。信号配線Ｓ１のレベルが
ノイズあるいはクロック信号などにより大きく変動する
場合には、配線容量Ｃ２が配線容量Ｃ３よりも極めて大
きいため、また電源配線Ｓ２は電源配線Ｓ３によりシー
ルドされた構成であるため、電源配線Ｓ２およびＳ３は
信号配線Ｓ１のレベル変化による影響を受けることはほ
とんどない。
【００１９】以上説明したように、電源配線Ｓ２を絶縁
物２で包囲し、さらに電源配線Ｓ３で包囲することによ
って、電源に発生するノイズが伝達されるのを抑制する
とともに、信号配線に伝達される大振幅の信号やノイズ
による誤動作を防止することができる。このような配線
は次のようにして形成される。
物２で包囲し、さらに電源配線Ｓ３で包囲することによ
って、電源に発生するノイズが伝達されるのを抑制する
とともに、信号配線に伝達される大振幅の信号やノイズ
による誤動作を防止することができる。このような配線
は次のようにして形成される。
【００２０】図５は電源配線Ｓ２および電源配線Ｓ３の
形成工程を説明するための図である。
形成工程を説明するための図である。
【００２１】図５の（ａ）において、基板上に電源配線
Ｓ３を形成し、その上に絶縁物２を形成し、さらにその
上に電源配線Ｓ２を形成する。
Ｓ３を形成し、その上に絶縁物２を形成し、さらにその
上に電源配線Ｓ２を形成する。
【００２２】次に、図５の（ｂ）において、電源配線Ｓ
２上にレジスト膜４を形成した後に、エッチングをして
電源配線Ｓ２の一部を除去する。
２上にレジスト膜４を形成した後に、エッチングをして
電源配線Ｓ２の一部を除去する。
【００２３】次に、図５の（ｃ）において、電源配線Ｓ
２を包囲するように絶縁膜２´を形成する。
２を包囲するように絶縁膜２´を形成する。
【００２４】図５の（ｄ）において、絶縁膜２´上にレ
ジスト膜４´を形成した後、積層した絶縁層２，２´の
うちの所定の部分を除去する。
ジスト膜４´を形成した後、積層した絶縁層２，２´の
うちの所定の部分を除去する。
【００２５】図５の（ｅ）において、除去した部分をデ
ポジットして配線層Ｓ３´を形成する。配線層Ｓ３とＳ
３´とは、同じ物質であってもよいが、接合性があれば
異なる種類であってもよい。
ポジットして配線層Ｓ３´を形成する。配線層Ｓ３とＳ
３´とは、同じ物質であってもよいが、接合性があれば
異なる種類であってもよい。
【００２６】なお、図１および図５では電源配線につい
て説明したが、信号配線を絶縁物を介して電源配線また
は他の信号配線により包囲してもよい。
て説明したが、信号配線を絶縁物を介して電源配線また
は他の信号配線により包囲してもよい。
【００２７】また、図１においては、電源配線Ｓ２の周
りをすべて取囲むように電源配線Ｓ３（Ｓ３´）を設け
ているが、配線Ｓ２と配線Ｓ３（Ｓ３´）との配線容量
を十分に大きくすることができれば、必ずしも全方向を
取囲む必要はない。この例を図６および図７に示す。
りをすべて取囲むように電源配線Ｓ３（Ｓ３´）を設け
ているが、配線Ｓ２と配線Ｓ３（Ｓ３´）との配線容量
を十分に大きくすることができれば、必ずしも全方向を
取囲む必要はない。この例を図６および図７に示す。
【００２８】図６は図１および図５に示した電源配線の
変更例を示すレイアウト図である。図６に示す配線と図
１および図５の配線とが異なるところは、配線Ｓ３と配
線Ｓ３´とを複数のコンタクトホール３により接続して
いることである。コンタクトホール３は配線Ｓ３と配線
Ｓ３´とを接続するとともに、側面方向の信号配線（図
示しない）に対してシールド効果を持つ。
変更例を示すレイアウト図である。図６に示す配線と図
１および図５の配線とが異なるところは、配線Ｓ３と配
線Ｓ３´とを複数のコンタクトホール３により接続して
いることである。コンタクトホール３は配線Ｓ３と配線
Ｓ３´とを接続するとともに、側面方向の信号配線（図
示しない）に対してシールド効果を持つ。
【００２９】このように、コンタクトホールを必要な数
だけ設けることによっても電源配線Ｓ２の全面を包囲す
るのと同じ作用効果を奏する。
だけ設けることによっても電源配線Ｓ２の全面を包囲す
るのと同じ作用効果を奏する。
【００３０】図７は図１ないし図５の電源配線のもう１
つの変更例を示す図である。図７を参照して、この電源
配線が図６の電源配線と異なるところは、信号配線Ｓ１
と隣接する部分にのみコンタクトホール３を設けている
ことである。
つの変更例を示す図である。図７を参照して、この電源
配線が図６の電源配線と異なるところは、信号配線Ｓ１
と隣接する部分にのみコンタクトホール３を設けている
ことである。
【００３１】このようにしても、図１および図６の実施
例と同様にノイズの伝達を抑制することができかつシー
ルド効果を得ることができる。
例と同様にノイズの伝達を抑制することができかつシー
ルド効果を得ることができる。
【００３２】
【発明の効果】以上のこの発明によれば、包囲された配
線と包囲した配線との間の容量を大きくすることができ
るので、半導体基板上の他の配線に伝達されるノイズを
小さくすることができかつその配線により伝達されるノ
イズや信号などにより電源配線のレベルが変動するのを
防止することができる。それにより、微弱な信号でも正
確に伝達することができるという効果が得られる。
線と包囲した配線との間の容量を大きくすることができ
るので、半導体基板上の他の配線に伝達されるノイズを
小さくすることができかつその配線により伝達されるノ
イズや信号などにより電源配線のレベルが変動するのを
防止することができる。それにより、微弱な信号でも正
確に伝達することができるという効果が得られる。
【図１】この発明の一実施例を示すレイアウト図であ
る。
る。
【図２】図１の各配線間の容量を考慮した回路図であ
る。
る。
【図３】電源ノイズと各配線のレベル変化との関係を示
す図である。
す図である。
【図４】信号配線のレベル変化と電源配線のレベル変化
との関係を示す図である。
との関係を示す図である。
【図５】電源配線の形成工程を説明するための図であ
る。
る。
【図６】電源配線の変更例を示すレイアウト図である。
【図７】電源配線の変更例を示すレイアウト図である。
【図８】従来の半導体集積回路装置のレイアウト図であ
る。
る。
【図９】図８の配線容量を考慮した回路図である。
【図１０】電源配線のレベルが変動したときの信号配線
および電源配線のレベル変化のようすを示す図である。
および電源配線のレベル変化のようすを示す図である。
１ 半導体基板 ２ 絶縁物 ３ コンタクトホール Ｓ１ 信号配線 Ｓ２，Ｓ３ 電源配線
Claims (1)
- 【請求項１】 半導体基板上に電源および信号を伝達す
るための複数の配線を備えた半導体集積回路装置であっ
て、 前記複数の配線のうちの少なくとも１つの配線は、他の
少なくとも１つの配線により絶縁物を介して包囲される
ことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322032A JP2681425B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322032A JP2681425B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05160280A true JPH05160280A (ja) | 1993-06-25 |
| JP2681425B2 JP2681425B2 (ja) | 1997-11-26 |
Family
ID=18139166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3322032A Expired - Fee Related JP2681425B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2681425B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014120710A (ja) * | 2012-12-19 | 2014-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 多層高周波伝送線路およびその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216448A (ja) * | 1985-03-22 | 1986-09-26 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
| JPS62229958A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 半導体装置 |
| JPS63232353A (ja) * | 1987-03-20 | 1988-09-28 | Hitachi Ltd | 半導体装置 |
| JPS63268257A (ja) * | 1987-04-27 | 1988-11-04 | インターナシヨナル・ビジネス・マシーンズ・コーポレーション | シールド伝送線構造体の製造方法 |
| JPS6417446A (en) * | 1987-07-13 | 1989-01-20 | Toshiba Corp | Semiconductor device and manufacture thereof |
-
1991
- 1991-12-05 JP JP3322032A patent/JP2681425B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216448A (ja) * | 1985-03-22 | 1986-09-26 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
| JPS62229958A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 半導体装置 |
| JPS63232353A (ja) * | 1987-03-20 | 1988-09-28 | Hitachi Ltd | 半導体装置 |
| JPS63268257A (ja) * | 1987-04-27 | 1988-11-04 | インターナシヨナル・ビジネス・マシーンズ・コーポレーション | シールド伝送線構造体の製造方法 |
| JPS6417446A (en) * | 1987-07-13 | 1989-01-20 | Toshiba Corp | Semiconductor device and manufacture thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014120710A (ja) * | 2012-12-19 | 2014-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 多層高周波伝送線路およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2681425B2 (ja) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6422395B2 (ja) | 回路基板 | |
| US20010040274A1 (en) | Semiconductor device | |
| KR100858075B1 (ko) | 인터포저 | |
| JP3443408B2 (ja) | 配線基板及びそれを用いた半導体装置 | |
| CN100505178C (zh) | 贯通基板、内插器以及贯通基板的制造方法 | |
| KR100613820B1 (ko) | 고주파 신호를 전송하기에 적합한 전자 장치 캐리어 | |
| US20020084107A1 (en) | High frequency semiconductor chip package and substrate | |
| KR100352778B1 (ko) | 투영 공백 패턴을 갖는 접지 금속판을 포함하는 접속 구조및 반도체 칩 패키지 | |
| US6355978B1 (en) | Package for accommodating electronic parts, semiconductor device and method for manufacturing package | |
| JP3082579B2 (ja) | シールドケース | |
| JP2681425B2 (ja) | 半導体集積回路装置 | |
| JP2005123520A (ja) | プリント配線板 | |
| JP2008010673A (ja) | Ｉｃパッケージ | |
| US6566167B1 (en) | PBGA electrical noise isolation of signal traces | |
| KR100856450B1 (ko) | 관통 기판의 제조 방법 | |
| JPH10200007A (ja) | 半導体装置 | |
| JPH03222467A (ja) | 半導体集積回路装置 | |
| US20020163073A1 (en) | Multi-layer substrate for an IC chip | |
| JPH04343433A (ja) | 半導体集積回路 | |
| JPH04360594A (ja) | ノイズ抑制素子およびノイズ抑制プリント基板 | |
| JPH0737884A (ja) | 半導体装置 | |
| JPH0151057B2 (ja) | ||
| JPH06151688A (ja) | 半導体装置 | |
| JPH04368166A (ja) | 樹脂封止型半導体装置 | |
| JPS61119061A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970701 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |