JPS63268486A - 特に電動機用パイロット回路としてのセミブリッジ構造のモノリシック集積パワー回路 - Google Patents
特に電動機用パイロット回路としてのセミブリッジ構造のモノリシック集積パワー回路Info
- Publication number
- JPS63268486A JPS63268486A JP63082405A JP8240588A JPS63268486A JP S63268486 A JPS63268486 A JP S63268486A JP 63082405 A JP63082405 A JP 63082405A JP 8240588 A JP8240588 A JP 8240588A JP S63268486 A JPS63268486 A JP S63268486A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type doped
- doped region
- switch
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
- H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
- H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/211—Design considerations for internal polarisation
- H10D89/213—Design considerations for internal polarisation in field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はセミブリッジ構造のモノリシック集積パワー回
路、特に電動機用パイロット回路に係る。
路、特に電動機用パイロット回路に係る。
連続的電圧供給状態により始動する交流電動機のパイロ
ット回路としては、セミブリッジ構造の回路、すなわち
極性の異なる２つの電力端子間に直列接続されており、
パイロットすべき電動機を接続した共通中間端子を有す
る２つの電子スイッチから成る回路を必要とすることが
多い。これら２つのスイッチを、一方が開路し′ている
時に他方が閉路しているように、あるいはその逆となる
ように適宜に制御することによって、電圧供給を反転す
る必要なしに電動機に何れの方向にでも通電することが
できる。２つのセミブリッジ回路をつなぐとブリフジ回
路になることは言うまでもない。
ット回路としては、セミブリッジ構造の回路、すなわち
極性の異なる２つの電力端子間に直列接続されており、
パイロットすべき電動機を接続した共通中間端子を有す
る２つの電子スイッチから成る回路を必要とすることが
多い。これら２つのスイッチを、一方が開路し′ている
時に他方が閉路しているように、あるいはその逆となる
ように適宜に制御することによって、電圧供給を反転す
る必要なしに電動機に何れの方向にでも通電することが
できる。２つのセミブリッジ回路をつなぐとブリフジ回
路になることは言うまでもない。
セミブリッジ回路を集積イヒするためには、リニヤ集積
回路の技術に基づいて、ケイ素基板の適当な領域をドー
プすることにより、基板主面に対して垂直に延びる引出
部を介してアクセスし得る埋込み層を形成する方法で達
成することができる。
回路の技術に基づいて、ケイ素基板の適当な領域をドー
プすることにより、基板主面に対して垂直に延びる引出
部を介してアクセスし得る埋込み層を形成する方法で達
成することができる。
しかし、この方法には限界と欠点がある。限界は電圧の
増大と共にケイ素の使用量が増加するという形で表れる
。また欠点はその１つとして、相当の電力が消散すると
いうことがある。
増大と共にケイ素の使用量が増加するという形で表れる
。また欠点はその１つとして、相当の電力が消散すると
いうことがある。
これは各スイッチのコレクタからエミッタへ流れる電流
が埋込み層に関してＵ字状の経路を辿るため、各種ドー
プ層の厚さが電圧の増大と共に増加するのに伴なって大
きくなる直列抵抗を受けるからである。また、幾何学的
な構成要件（同一表面に３つの端子を設ける）もかなり
厳しいものである。
が埋込み層に関してＵ字状の経路を辿るため、各種ドー
プ層の厚さが電圧の増大と共に増加するのに伴なって大
きくなる直列抵抗を受けるからである。また、幾何学的
な構成要件（同一表面に３つの端子を設ける）もかなり
厳しいものである。
本発明の目的は、上述のような限界および欠点を克服し
、特に電力の消散を減少すると共にケイ素を有効に使用
し得るセミブリッジ構造のモノリシック集積パワー回路
を達成することである。
、特に電力の消散を減少すると共にケイ素を有効に使用
し得るセミブリッジ構造のモノリシック集積パワー回路
を達成することである。
本発明によると、前記の目的を達成するセミブリッジ構
成のモノリシック集積パワー回路は、所定領域にドーピ
ング処理、酸化処理および金属化処理を施した単体ケイ
素基板に直列に形成された２つの電子スイッチを含んで
成り、基板の同一表面上に形成された各電力端子と基板
の反対側表面上に形成された中間端子との間にそれぞれ
逆向きの直線的な電流の流れが形成されるように前記ス
イッチが基板の実質的に平行な区域にそれぞれ形成され
ていることを特徴とする。
成のモノリシック集積パワー回路は、所定領域にドーピ
ング処理、酸化処理および金属化処理を施した単体ケイ
素基板に直列に形成された２つの電子スイッチを含んで
成り、基板の同一表面上に形成された各電力端子と基板
の反対側表面上に形成された中間端子との間にそれぞれ
逆向きの直線的な電流の流れが形成されるように前記ス
イッチが基板の実質的に平行な区域にそれぞれ形成され
ていることを特徴とする。
直線的な電流の流れの受ける直列抵抗は低（なるため、
電力の消散を有効に低減することができる。同時に基板
のケイ素の利用度が最適化され、電圧上限を相当に高く
することが可能になる。
電力の消散を有効に低減することができる。同時に基板
のケイ素の利用度が最適化され、電圧上限を相当に高く
することが可能になる。
セミブリッジ回路に２つのスイッチを含ませる場合、い
ろいろな方法が考えられる。次に、添付図面を参照しな
がら純粋に非限定的な意味で、いくつかの例について詳
細に説明することにする。
ろいろな方法が考えられる。次に、添付図面を参照しな
がら純粋に非限定的な意味で、いくつかの例について詳
細に説明することにする。
電動機用の典型的なセミブリッジパイロット回路は第１
図に示すように正のパワ一端子３と負のパワ一端子４と
の間に直列に接続された２つの電子スイッチｌ、２を含
んで成る。動作制御すべき電動機は参照番号５で示され
ており、２つのスイッチ１．２と大地との間に配置され
ている。スイッチ１が閉路して導通状態にある時にスイ
ッチ２が開路して非導通状態となるように論理回路７が
２つのスイッチ１．２を制御する。こうして供給電圧を
変化しないままに電動機５に一方向の電流１１と反対方
向の電流■２を交互に導通させることができる。
図に示すように正のパワ一端子３と負のパワ一端子４と
の間に直列に接続された２つの電子スイッチｌ、２を含
んで成る。動作制御すべき電動機は参照番号５で示され
ており、２つのスイッチ１．２と大地との間に配置され
ている。スイッチ１が閉路して導通状態にある時にスイ
ッチ２が開路して非導通状態となるように論理回路７が
２つのスイッチ１．２を制御する。こうして供給電圧を
変化しないままに電動機５に一方向の電流１１と反対方
向の電流■２を交互に導通させることができる。
第１図に示したようなセミブリッジ回路を２つ結合して
第２図に示したようなブリッジ回路を形成することがで
きる。第２図では、第２のセミブリッジ回路を同じ参照
番号にダッシュを付して示している。
第２図に示したようなブリッジ回路を形成することがで
きる。第２図では、第２のセミブリッジ回路を同じ参照
番号にダッシュを付して示している。
第１図に示したセミブリッジパイロット回路は、本発明
によると、２つの電力端子３．４を含む基板面から中間
端子６を含む同一基板の反対側表面へ電流が平行直線上
をそれぞれ逆方向に流れるように、２つのスイッチ１．
２が同一ケイ素基板の実質的に平行な区域に形成された
モノリシック集積形式で構成することができる。
によると、２つの電力端子３．４を含む基板面から中間
端子６を含む同一基板の反対側表面へ電流が平行直線上
をそれぞれ逆方向に流れるように、２つのスイッチ１．
２が同一ケイ素基板の実質的に平行な区域に形成された
モノリシック集積形式で構成することができる。
この種のセミブリッジ回路はいろいろな回路構成とする
ことができる。その１つとして第３図に示した回路構成
では、トランジスタ１２のベース端子■３に対応する位
置に設けられた２つの電流パイロット式ＰＮＰ トラン
ジスタ１１および１２から成るスイッチ１としてのＰＮ
Ｐダーリントン回路と、ゲート端子１５に対応する位置
に設けられた電圧パイロット弐ＮチャネルＭＯＳパワー
トランジスタ１４およびＰＮＰ トランジスタ１６から
成るスイッチ２としてのＩＩＩＭＯｓ、 ＣＯＭＦＩＥ
ＴまたはＩＧＴパワー回路とを含んで成る。
ことができる。その１つとして第３図に示した回路構成
では、トランジスタ１２のベース端子■３に対応する位
置に設けられた２つの電流パイロット式ＰＮＰ トラン
ジスタ１１および１２から成るスイッチ１としてのＰＮ
Ｐダーリントン回路と、ゲート端子１５に対応する位置
に設けられた電圧パイロット弐ＮチャネルＭＯＳパワー
トランジスタ１４およびＰＮＰ トランジスタ１６から
成るスイッチ２としてのＩＩＩＭＯｓ、 ＣＯＭＦＩＥ
ＴまたはＩＧＴパワー回路とを含んで成る。
本発明により構成したモノリシック集積構造において、
第３図の回路構成は第４図に示したような外観を呈する
。第４図において矢印■１と■２は２つのスイッチ１．
２を通る電流を示している。
第３図の回路構成は第４図に示したような外観を呈する
。第４図において矢印■１と■２は２つのスイッチ１．
２を通る電流を示している。
より詳細には、Ｐ゛形にドープしてトランジスタ１１お
よび１２の共通コレクタを形成すると共にＮ−形エピタ
キシャル層２２を設けたケイ素基板２１の第１区域にス
イッチ１が形成される。前記Ｎ−形エピタキシャル層２
２の中にトランジスタ１１および１２のベースを成す２
つのＮ形ドープ領域２３および２４を予め形成しておき
、その内部にトランジスタ１１および１２のエミッタと
なるＰ。
よび１２の共通コレクタを形成すると共にＮ−形エピタ
キシャル層２２を設けたケイ素基板２１の第１区域にス
イッチ１が形成される。前記Ｎ−形エピタキシャル層２
２の中にトランジスタ１１および１２のベースを成す２
つのＮ形ドープ領域２３および２４を予め形成しておき
、その内部にトランジスタ１１および１２のエミッタと
なるＰ。
形ドープ領域２５および２６をそれぞれ形成しておく。
前記のドープ領域２３．２４および２５．２６は基板２
７の第１面（上面）に対応する位置に形成される。その
上に絶縁酸化層２８を成長させた後、この酸化層２８を
貫通して金属接点２９．３０．３１が形成される。接点
２９がドープ領域２５に達しても電力端子３を形成し、
接点３０がドープ領域２３および２６に達してトランジ
スタ１１のベースとトランジスタ１２のエミッタを接続
する配線を形成し、接点３１がドープ領域２４に達して
パイロット端子１３を形成している。
７の第１面（上面）に対応する位置に形成される。その
上に絶縁酸化層２８を成長させた後、この酸化層２８を
貫通して金属接点２９．３０．３１が形成される。接点
２９がドープ領域２５に達しても電力端子３を形成し、
接点３０がドープ領域２３および２６に達してトランジ
スタ１１のベースとトランジスタ１２のエミッタを接続
する配線を形成し、接点３１がドープ領域２４に達して
パイロット端子１３を形成している。
スイッチ２はケイ素基板２１の第１区域と実質的に平行
な第２区域に形成される。第２区域に成長させたＮ−形
エピタキシャル層３２の周りを囲んで、下部Ｎ影領域３
３と２つのＮ゛形側面領域３４を形成する。エピタキシ
ャル層３２の上部の基板２１の表面２７と対応する位置
に２つのＰ形ドープ領域３５．３６が形成され、その内
部に２つのＮゝ形ドープ領域３７．３８がそれぞれ形成
されている。前記ドープ領域３５〜３８に関連して、パ
イロット端子１４に接続され周囲を絶縁酸化物で囲まれ
たポリシリコンストリップが設けられており、ドープ領
域３５〜３８は電力端子４を形成する金属表面接点４０
によって相互に電気的に接続されている。Ｐ゛形基板２
１とＮ形ドープ領域３３およびＰ形ドープ領域３５とで
ＰＮＰ トランジスタ１６を形成する一方、Ｐ形ドープ
領域３６およびＮ。
な第２区域に形成される。第２区域に成長させたＮ−形
エピタキシャル層３２の周りを囲んで、下部Ｎ影領域３
３と２つのＮ゛形側面領域３４を形成する。エピタキシ
ャル層３２の上部の基板２１の表面２７と対応する位置
に２つのＰ形ドープ領域３５．３６が形成され、その内
部に２つのＮゝ形ドープ領域３７．３８がそれぞれ形成
されている。前記ドープ領域３５〜３８に関連して、パ
イロット端子１４に接続され周囲を絶縁酸化物で囲まれ
たポリシリコンストリップが設けられており、ドープ領
域３５〜３８は電力端子４を形成する金属表面接点４０
によって相互に電気的に接続されている。Ｐ゛形基板２
１とＮ形ドープ領域３３およびＰ形ドープ領域３５とで
ＰＮＰ トランジスタ１６を形成する一方、Ｐ形ドープ
領域３６およびＮ。
形ドープ領域３８とエピタキシャル層３２およびゲート
ポリシリコン３９とでパワーＭＯ５１４を形成している
。
ポリシリコン３９とでパワーＭＯ５１４を形成している
。
基板２１の上記第１面２７と反対側の第２面４１上に中
間端子６を形成する金属化層４２が設けられており、こ
れに動作制御すべき電動機５が取付けられる。
間端子６を形成する金属化層４２が設けられており、こ
れに動作制御すべき電動機５が取付けられる。
その結果、論理回路７から与えられる命令に従って交互
に得られる電流Ｉｆと１２は、第４図に示すように基板
の一表面から地表面へ、またはその逆へとそれぞれ反対
の向きに垂直直線状に流れる。
に得られる電流Ｉｆと１２は、第４図に示すように基板
の一表面から地表面へ、またはその逆へとそれぞれ反対
の向きに垂直直線状に流れる。
本発明によるセミブリッジ回路として考えられるさらに
別の回路構成を第５図に示す。この回路はベース端子１
３に対する電流パイロット式の２つのＰＮＰ トランジ
スタ１１および１２から成るスイッチｌとしてのＰＮＰ
ダーリントン回路と、ベース端子に対する電流パイロッ
ト式のＰＮＰ トランジスタ１７およびＮＰＮ トラン
ジスタ１８から成るスイッチ２とを含んで成る。
別の回路構成を第５図に示す。この回路はベース端子１
３に対する電流パイロット式の２つのＰＮＰ トランジ
スタ１１および１２から成るスイッチｌとしてのＰＮＰ
ダーリントン回路と、ベース端子に対する電流パイロッ
ト式のＰＮＰ トランジスタ１７およびＮＰＮ トラン
ジスタ１８から成るスイッチ２とを含んで成る。
本発明によるモノリシック集積回路において第５図の回
路構成は第６図に示したような外観を呈する。すなわち
、スイッチ１に関しては第４図と同じ構造であるが、ス
イッチ２については基板２１上の上表面２７に対応する
位置にＰ形ドープ領域４３とＰ＋形ドープ領域４４を設
け、Ｐ形ドープ領域４３に囲まれるようにＮ０形ドープ
領域４５を設ける必要がある。金属製表面接点４６が酸
化領域２８を通ってＰ形ドープ領域４３に達して前記Ｐ
影領域４３とパイロット端子１９を接続する一方、別の
金属製表面接点４７が酸化層２８を通ってＮ″“形ドー
プ領域およびＰ＋形ドープ領域に達して前記両ドープ領
域間を接続すると共に負の電力端子４と接続する。基板
２１とＮ形ドープ領域３３とＰ゛形ドープ領域４４とで
ＮＰＮ トランジスタ１７を形成する一方、Ｐ形ドープ
領域４３とＮ・・形ドープ領域４５とＮ形ドープ領域３
３とでＮＰＮ トランジスタ１８を形成する。
路構成は第６図に示したような外観を呈する。すなわち
、スイッチ１に関しては第４図と同じ構造であるが、ス
イッチ２については基板２１上の上表面２７に対応する
位置にＰ形ドープ領域４３とＰ＋形ドープ領域４４を設
け、Ｐ形ドープ領域４３に囲まれるようにＮ０形ドープ
領域４５を設ける必要がある。金属製表面接点４６が酸
化領域２８を通ってＰ形ドープ領域４３に達して前記Ｐ
影領域４３とパイロット端子１９を接続する一方、別の
金属製表面接点４７が酸化層２８を通ってＮ″“形ドー
プ領域およびＰ＋形ドープ領域に達して前記両ドープ領
域間を接続すると共に負の電力端子４と接続する。基板
２１とＮ形ドープ領域３３とＰ゛形ドープ領域４４とで
ＮＰＮ トランジスタ１７を形成する一方、Ｐ形ドープ
領域４３とＮ・・形ドープ領域４５とＮ形ドープ領域３
３とでＮＰＮ トランジスタ１８を形成する。
本発明によるセミブリッジ回路としてこの他に可能な回
路構成を第７図と第８図に示す。詳細には、第７図の回
路はゲート端子５１に対する電圧パイロット弐〇Ｐチャ
ネルパワーＭＯ５およびＮＰＮ トランジスタ５２から
成るスイッチ１としてのｌｆＩＭＯｓまたはＣ０ＭＦＥ
ＴまたはＩＧＴ回路と、２つのＮＰＮ トランジスタ３
５．５４から成り、トランジスタ５４がゲート端子５５
に対する電流パイロット式であるスイッチ２としてのＮ
ＰＮダーリントン回路を含んで成る。第８図に示した回
路は、ゲート端子５７に対する電流パイロット式のスイ
ッチ１としてのＮＰＮ トランジスタ５６およびＰＮＰ
トランジスタ５７と、第７図と全く同じスイッチ２と
してのＮＰＮダーリントン回路を含んで成る。
路構成を第７図と第８図に示す。詳細には、第７図の回
路はゲート端子５１に対する電圧パイロット弐〇Ｐチャ
ネルパワーＭＯ５およびＮＰＮ トランジスタ５２から
成るスイッチ１としてのｌｆＩＭＯｓまたはＣ０ＭＦＥ
ＴまたはＩＧＴ回路と、２つのＮＰＮ トランジスタ３
５．５４から成り、トランジスタ５４がゲート端子５５
に対する電流パイロット式であるスイッチ２としてのＮ
ＰＮダーリントン回路を含んで成る。第８図に示した回
路は、ゲート端子５７に対する電流パイロット式のスイ
ッチ１としてのＮＰＮ トランジスタ５６およびＰＮＰ
トランジスタ５７と、第７図と全く同じスイッチ２と
してのＮＰＮダーリントン回路を含んで成る。
これらの回路の集積構造も第４図および第６図の構造と
同じになるが、Ｐ領域をＮ領域に換え、Ｎ領域をＰ領域
に換える点にのみ注意を要する。また端子３．４での２
つの電圧が逆になる。
同じになるが、Ｐ領域をＮ領域に換え、Ｎ領域をＰ領域
に換える点にのみ注意を要する。また端子３．４での２
つの電圧が逆になる。
第１図は電動機用パイロット回路に使用されるセミブリ
ッジの概念を示す概略図である。 第２図は、やはり電動機用パイロット回路として、第１
図に示したようなセミブリフジ回路を２つ結合して形成
したブリッジ回路の概念を示す概略図である。 第３図は本発明によるモノリシック集積形式で構成し得
るセミブリッジ回路の回路構成を示す回路図である。 第４図は第３図の回路構成に対応するモノリシック集積
構造を示す説明図である。 第５図は本発明によるモノリシック集積形式で構成し得
るセミブリッジ回路の別の回路構成シック集積構造を示
す説明図である。 第７図および第８図は本発明によるモノリシック集積形
式で構成し得るセミブリッジ回路のさらに別の回路構成
をそれぞれ示す回路図である。 １．２・・・電子スイッチ、３．４・・・電力端子、６
・・・中間端子、２１・・・基板、２７・・・基板第１
面、４１・・・基板第２面。
ッジの概念を示す概略図である。 第２図は、やはり電動機用パイロット回路として、第１
図に示したようなセミブリフジ回路を２つ結合して形成
したブリッジ回路の概念を示す概略図である。 第３図は本発明によるモノリシック集積形式で構成し得
るセミブリッジ回路の回路構成を示す回路図である。 第４図は第３図の回路構成に対応するモノリシック集積
構造を示す説明図である。 第５図は本発明によるモノリシック集積形式で構成し得
るセミブリッジ回路の別の回路構成シック集積構造を示
す説明図である。 第７図および第８図は本発明によるモノリシック集積形
式で構成し得るセミブリッジ回路のさらに別の回路構成
をそれぞれ示す回路図である。 １．２・・・電子スイッチ、３．４・・・電力端子、６
・・・中間端子、２１・・・基板、２７・・・基板第１
面、４１・・・基板第２面。
Claims (1)
- 【特許請求の範囲】 １、所定領域にドーピング処理、酸化処理 および金属化処理を施した単体ケイ素基板に直列に形成
された２つの電子スイッチを含んで成るセミブリッジ構
造のモノリシック集積パワー回路であって、基板（２１
）の同一表面（２７）上に設けられたそれぞれの電力端
子（３、４）と基板（２１）の反対側表面（４１）に設
けられた中間端子（６）との間にそれぞれ反対の向きの
直線的な電流の流れを形成するように前記スイッチ（１
、２）が基板（２１）の実質的に平行な区域にそれぞれ
形成されていることを特徴とするモノリシック集積回路
。 ２、前記電子スイッチ（１、２）が、前記 基板の同一表面（２７）から前記基板（２１）の反対側
表面（４１）へ電流を導通するように設けらている第１
スイッチ（１）と、前記基板の反対側表面（４１）から
前記基板の同一表面（２７）へ電流を導通するように設
けられている第２スイッチ（２）とを含んで成り、前記
同一表面（２７）に前記スイッチ（１、２）の前記電力
端子（３、４）を成す金属接点（２９、４０；２９、４
７）が設けられており、前記反対側表面（４１）に前記
中間端子（６）を成す表面金属化層（４２）が設けられ
ていることを特徴とする請求項１記載のモノリシック集
積回路。 ３、前記第１スイッチ（１）が２つのＰＮＰトランジス
タ（１１、１２）で形成されるダーリントン回路から成
ることを特徴とする請求項２記載のモノリシック集積回
路。 ４、前記トランジスタ（１１、１２）がＰ＾＋にドープ
したケイ素基板（２１）に形成されており、該基板上に
Ｎ＾−形エピタキシャル層（２２）が成長形成されてお
り、該エピタキシャル層の前記同一基板表面に対応する
位置にそれぞれＰ＾＋形ドープ領域を囲んで２つのＮ形
ドープ領域（２３、２４）が隣接して形成されており、
前記同一表面（２７）上に、前記Ｐ＾＋形ドープ領域（
２５）に接続されて正の電力端子（３）を形成する金属
接点（２９）と、前記Ｎ形ドープ領域（２３、２４）の
一方（２３）を前記Ｐ＾＋形ドープ領域（２５、２６）
の一方（２６）と電気的に接続する金属接点（３０）と
、前記Ｎ形ドープ領域（２４）に接続されてパイロット
端子（１３）を形成する金属接点（３１）とが設けられ
ていることを特徴とする請求項３記載のモノリシック集
積回路。 ５、前記第２スイッチ（２）がＮチャネル ＭＯＳパワートランジスタ（１４）と前記ＭＯＳパワー
トランジスタ（１４）によってパイロットされるＰＮＰ
トランジスタ（１６）とで形成されるＨＩＭＯＳパワー
回路から成ることを特徴とする請求項３記載のモノリシ
ック集積回路。 ６、前記ＨＩＭＯＳパワー回路がＰ＾＋にドープしたケ
イ素基板（２１）に形成されており、該基板上にＮ形ド
ープ領域（３３）によって基板（２１）と分離されるＮ
＾−形エピタキシャル層（３２）が成長形成されており
、前記エピタキシャル層（３２）内の前記同一基板表面
（２７）に対応する位置にそれぞれＮ＾＋形ドープ領域
を囲んで２つのＰ形ドープ領域（３５、３６）が隣接し
て形成されており、前記同一表面（２７）上に前記ドー
プ領域（３５〜３８）と連けいするポリシリコンストリ
ップ（３９）が設けられており、さらに前記同一表面（
２７）に前記Ｐ形およびＮ＾＋形ドープ領域（３５〜３
８）を接続して負の電力端子（４）を形成する金属接点
（４０）と前記ポリシリコンストリプ（３９）をパイロ
ット端子（１５）に電気的に接続する手段とが設けられ
ていることを特徴とする請求項５記載のモノリシック集
積回路。 ７、前記第２スイッチ（２）がＮＰＮトランジスタ（１
８）と前記ＮＰＮトランジスタ（１８）によってパイロ
ットされるＰＮＰトランジスタ（１７）から成ることを
特徴とする請求項３記載のモノリシック集積回路。 ８、前記ＮＰＮトランジスタ（１８）と前記ＰＮＰトラ
ンジスタ（１７）がＰ＾＋にドープしたケイ素基板（２
１）に形成されており、該基板上にＮ形ドープ領域（３
３）によって基板（２１）と分離されるＮ＾−形エピタ
キシャル層（３２）が成長形成されており、前記エピタ
キシャル層（３２）内の前記同一基板表面に対応する位
置にＰ＾＋形ドープ領域（４４）とそれに隣接してＮ＾
＋＾＋形ドープ領域（４５）を囲むＰ形ドープ領域（４
３）とが設けられており、前記同一基板表面（２７）上
に前記Ｐ形ドープ領域（４３）に接続されてパイロット
端子（１９）を形成する金属接点（４６）と、前記Ｐ＾
＋形ドープ領域（４４）と前記Ｎ＾＋＾＋形ドープ領域
（４５）を接続して負の電力端子（４）を形成する別の
金属接点（４７）とが設けられていることを特徴とする
請求項７記載のモノリシック集積回路。 ９、前記第２スイッチ（２）が２つのＮＰＮトランジス
タ（５３、５４）で形成されるダーリントン回路から成
ることを特徴とする請求項２記載のモノリシック集積回
路。 １０、前記第１スイッチ（１）がＰチャネルＭＯＳパワ
ートランジスタ（５０）と前記パワーＭＯＳ（５０）に
よってパイロットされるＮＰＮトランジスタ（５２）と
で形成されるＨＩＭＯＳパロー回路から成ることを特徴
とする請求項９記載のモノリシック集積回路。 １１、前記第１スイッチ（１）がＰＮＰトランジスタ（
５７）と前記ＰＮＰトランジスタ（５７）によってパイ
ロットされるＮＰＮトランジスタ（５６）とから成るこ
とを特徴とする請求項９記載のモノリシック集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT20111/87A IT1204522B (it) | 1987-04-14 | 1987-04-14 | Circuito integrato monolitico di potenza in configurazione a semiponte,particolarmente per il pilotaggio di motori elettrici |
| IT20111A/87 | 1987-04-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63268486A true JPS63268486A (ja) | 1988-11-07 |
Family
ID=11163884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63082405A Pending JPS63268486A (ja) | 1987-04-14 | 1988-04-05 | 特に電動機用パイロット回路としてのセミブリッジ構造のモノリシック集積パワー回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0287147B1 (ja) |
| JP (1) | JPS63268486A (ja) |
| DE (1) | DE3855930T2 (ja) |
| IT (1) | IT1204522B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0127282B1 (ko) * | 1992-05-18 | 1998-04-02 | 도요다 요시또시 | 반도체 장치 |
| DE4222973A1 (de) * | 1992-07-13 | 1994-01-20 | Asea Brown Boveri | Bidirektionaler Halbleiterschalter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2408914A1 (fr) * | 1977-11-14 | 1979-06-08 | Radiotechnique Compelec | Dispositif semi-conducteur monolithique comprenant deux transistors complementaires et son procede de fabrication |
| JPS5658261A (en) * | 1979-10-18 | 1981-05-21 | Toshiba Corp | Semiconductor device |
| DE3435571A1 (de) * | 1984-09-27 | 1986-04-10 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierte bipolare darlington-schaltung |
-
1987
- 1987-04-14 IT IT20111/87A patent/IT1204522B/it active
-
1988
- 1988-03-25 EP EP88200565A patent/EP0287147B1/en not_active Expired - Lifetime
- 1988-03-25 DE DE3855930T patent/DE3855930T2/de not_active Expired - Fee Related
- 1988-04-05 JP JP63082405A patent/JPS63268486A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE3855930D1 (de) | 1997-07-10 |
| DE3855930T2 (de) | 1997-12-18 |
| IT1204522B (it) | 1989-03-03 |
| EP0287147A3 (en) | 1992-07-15 |
| EP0287147B1 (en) | 1997-06-04 |
| EP0287147A2 (en) | 1988-10-19 |
| IT8720111A0 (it) | 1987-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5914522A (en) | Power semiconductor structure with lateral transistor driven by vertical transistor | |
| US5304821A (en) | MOS-gate-turnoff thyristor | |
| US5665994A (en) | Integrated device with a bipolar transistor and a MOSFET transistor in an emitter switching configuration | |
| JP2002525878A (ja) | 半導体装置 | |
| JPH0671079B2 (ja) | 双方向導通可能なモノリシック集積半導体デバイスとその製造方法 | |
| US4547791A (en) | CMOS-Bipolar Darlington device | |
| KR940002773B1 (ko) | 반도체장치 | |
| US5376821A (en) | Integrated emitter switching configuration using bipolar transistors | |
| JP2635044B2 (ja) | 半導体デバイス | |
| JPS6094772A (ja) | 主電流部とエミユレ−シヨン電流部を有する電力用半導体素子 | |
| JP2004207733A (ja) | サブコレクタとしての多数キャリア蓄積層を有するバイポーラ・トランジスタ | |
| JPS63268486A (ja) | 特に電動機用パイロット回路としてのセミブリッジ構造のモノリシック集積パワー回路 | |
| US5442219A (en) | Semiconductor device for controlling electric power | |
| JP4838421B2 (ja) | アナログ・スイッチ | |
| US6441446B1 (en) | Device with integrated bipolar and MOSFET transistors in an emitter switching configuration | |
| JP2627330B2 (ja) | 電圧降下制御ダイオード | |
| US5866461A (en) | Method for forming an integrated emitter switching configuration using bipolar transistors | |
| US5045909A (en) | Power switching semiconductor device | |
| US6064080A (en) | Semiconductor device | |
| JP2683302B2 (ja) | 半導体装置 | |
| JPH02177476A (ja) | 半導体装置 | |
| US4048517A (en) | Logic element | |
| JP2679265B2 (ja) | 半導体装置 | |
| JPH0738080A (ja) | 複合型半導体装置 | |
| JPH09266305A (ja) | 絶縁ゲート型バイポーラトランジスタ |