JPS6326868Y2 - - Google Patents

Description

【考案の詳細な説明】

本考案は電子楽器の楽音の音色または効果等を
プリセツトするためのプリセツト装置に関するも
のである。 従来の電子楽器の楽音の音色または効果等をプ
リセツトするプリセツト装置においては、あらか
じめセツトされた複数のプリセツトボタンの何れ
かを選択することによつて所望の音色または効果
等を得ていた。しかしこの方式では音色または効
果等は製作者によつてすでに固定されているもの
であり、演奏者の望む音色や効果を演奏中自由に
設定することはできない。 これを改良するものとして、本出願人は特開昭
52−146615号によりデジタル的に所望の音色や効
果をプリセツトすることのできるオルガンを提案
した。しかしこの方式においては、演奏者は一度
音色または効果等をプリセツトすると演奏の進行
の途中で音色または効果等を変更することはなら
ず、その度に演奏の進行を中断しなくてはならな
かつた。 本考案の目的は演奏者があらかじめ演奏の進行
に対応した音色と効果等をプリセツトしておき演
奏の進行に応じてプリセツトを自動的に切り換
え、しかもプリセツトされた情報を演奏と並行し
て修正、追加できるようにした電子楽器のプリセ
ツト装置を提供することである。 前記目的を達成するため、本考案の電子楽器に
おけるプリセツト装置は楽音の音色、効果に関す
る情報をプリセツトするスイツチ、該スイツチの
操作情報を検出するスイツチ操作検出回路、リズ
ムタイミング情報を発生するリズム信号発生回
路、前記スイツチの操作情報とこれに対応する前
記リズムタイミング情報を記憶させる記憶回路、
およびプリセツト時スイツチを操作し前記記憶回
路にリズムタイミング情報に基づきスイツチ操作
情報を書き込み、演奏時書き込まれたスイツチ操
作情報をリズムタイミング情報に基づき読み出し
前記楽音の音色、効果に対応するオルガン本体内
のゲート回路を制御する制御回路を具えるととも
に、 前記記憶回路に修正記憶領域を設け、演奏中に
スイツチを操作修正した時、そのリズムタイミン
グ情報に基づくスイツチ操作情報を書き込むこと
を特徴とするものである。 以下本考案を実施例につき詳述する。 第１図は本考案の実施例の構成を示す概略説明
図である。 同図において、まずプリセツト時には、スイツ
チ回路１０のスイツチによりオルガン本体４０の
音色、効果が選択される。この時選択された音
色、効果はスイツチ情報として記憶回路２０に記
憶される。この記憶回路２０への書き込みは制御
回路（スイツチ情報処理回路）３０によりリズム
タイミング情報を発生するリズム回路５０からの
タイミング情報に同期して行なわれる。次に演奏
時には、記憶回路２０に記憶された情報は制御回
路３０の指令によつてタイミング情報に同期して
読み出され、この情報をスイツチ回路１０に供給
する。この情報に従つてオルガン本体４０内のそ
れぞれスイツチ情報に対応したゲート回路がオン
オフ制御されるものである。このようにして自動
的にプリセツトされた音色または効果が得られ
る。 また記憶回路２０からの情報によつてオルガン
本体４０内のゲート回路が制御されている途中で
スイツチ回路１０内のスイツチが手動で操作され
た時、すなわち、記憶されたスイツチ情報に対し
て修正の必要が生じた時には、直ちにこのスイツ
チ修正情報は制御回路３０の指令により記憶回路
２０内の対応するスイツチ情報が書き換えられ
る。このようにして記憶されたスイツチ情報は自
由に修正することができ、演奏者の希望する音色
又は効果等のプリセツトが出来上ることになる。 第２図は第１図の実施例の詳細な説明図であ
る。同図において、第１図の制御回路３０は情報
処理回路（CPU）３１と固定メモリ（ROM）３
２より成り、ROM３２にはCPU３１を制御する
ための制御情報が書き込まれている。また記憶回
路２０に対応して書き込み、読み出しが自由なラ
ンダムアクセスメモリ（RAM）２１が設けられ
る。カセツト２２はRAM２１の記憶内容をテー
プに記録するもので必要に応じて取付けられる。
これらのユニツト間には通常の方法により情報の
転送が行なわれる。 次に第１図のスイツチ回路１０はスイツチ１
１、スイツチ操作検出回路１２およびスイツチ論
理回路１３より成つている。スイツチ１１は詳し
くは後述するように、手動のロツクされないスイ
ツチすなわちノンロツク式が用いられる。スイツ
チ操作検出回路１２はスイツチ１１が押されたこ
とを検出し、このスイツチ情報が入力ポート１５
を介してCPU３１の指令によりRAM２１に書き
込まれる。スイツチ論理回路１３はRAM２１か
らのスイツチ情報を出力ポート１４を介して入力
し、オルガン本体４０内のゲート回路を制御する
とともに、スイツチ１１が押されたときはRAM
２１からのスイツチ情報に優先してゲート回路を
制御する。 オルガン本体４０は通常のものが用いられ、プ
リセツトに必要なゲート回路は全てスイツチ論理
回路１３の出力によつて制御される。リズム回路
５０は本考案の主要素であるリズムタイミング情
報を発生するものであると同時に、オートベー
ス、オートアルペジオ等の自動伴奏を行なう機能
を有する。このリズム回路５０からのリズムタイ
ミング情報が入力ポート１５を介しCPU３１に
送られるとともに、スイツチ操作検出回路１２に
も送られ、CPU３１の指令によりRAM２１、ス
イツチ論理回路１３が制御される。 ここでリズムタイミング情報としては１小節を
示すタイミング信号が用いられる。この理由は演
奏者が音色を切り換えたり、効果を切換えたりす
るのは小節を区切りとして行なうのが通常であ
る。すなわち、音楽的にも小節の途中で音色を切
り換えたり効果を切り換えたりすることは音楽の
まとまりをこわすことになり聴く者に不快の念を
起させるからである。 出力ポート１４および入力ポート１５はCPU
３１とスイツチ回路１０、回路１１，１２，１
３、リズム回路５０の間に挿入されたインタフエ
イスであり、動作に関連して後述するように、ス
タート信号を入力ポート１５とリズム回路５０
に、書き込み信号を入力ポート１５に入力させ
る。 またオルガン本体４０に付属される表示部６０
はそれぞれのスイツチ動作に応じ可視的に表示す
るものである。 次に以上の構成における動作を説明する。 最初にプリセツト段階、すなわちRAM２１へ
記憶させる方法を示す。スタートスイツチ（図示
しない）を押すとスタート信号が入力ポート１５
とリズム回路５０に入力し、リズム回路５０およ
び制御回路３０は動作を開始する。そして書き込
み信号“１”を入力ポート１５を介してCPU３
１へ送り書き込み動作のみが行なわれる。 そのフローチヤートを第３図に示す。すなわ
ち、スタート後リズム回路５０からのリズムタイ
ミング信号を入力ポート１５を介しCPU３１で
カウントし、一方スイツチ１１でプリセツトが行
なわれた場合にはスイツチ操作検出回路１２でオ
ン検出が行なわれ入力ポート１５を介してCPU
３１によつてRAM２１に送られる。 RAM２１の記憶内容は下記第１表に示すよう
に、スイツチ検出信号とリズム回路５０からのリ
ズムタイミング信号が一致した時点を０アドレス
としその記憶内容をタイミング数(1)とし、CPU
３１の関連する情報（１−１〜１−ｎ）よりスイ
ツチ状態を検出する。そしてそのタイミング数(1)
とスイツチの状態をRAM２１に記憶させる。 引続き設定されるスイツチ検出信号とリズムタ
イ

【表】

【表】 ミング信号の一致時点のアドレスをｎ＋１とし、
記憶内容をタイミング数(2)とする。これを繰り返
し記憶させると、どの時点でどのスイツチがオン
であるかオフであるかを記憶したことになる。し
かし、このフローチヤートではスタートした後に
オン検出を行なうから予めスイツチを設定し、そ
れからスタートするとその設定されたスイツチは
RAM２１に記憶されないことが起る。従つてス
タートとともに１つのスイツチを押す必要があ
る。他の方法として、ROM３２の内容を少し変
えてスタート直後はオン検出を行なわず、直ちに
RAM２１への書き込みを行ない以後オン検出を
行なつて第３図のフローチヤートに示すプリセツ
ト書き込み動作を行なうようにしてもよい。 次にプリセツト後、書き込み信号を“０”とし
た時の動作を第４図のフローチヤートで示す。ス
タートスイツチを押すと、前述と同様にリズム回
路５０と制御回路３０が動作を開始し、RAM２
１にプリセツトされた最初のスイツチ状態が
CPU３１の内部レジスタに一時保持され、リズ
ム回路５０からのリズムタイミング信号により第
１表に示す記憶内容のタイミング数(1)がカウント
され、この間にスイツチ１１が押されなければ、
このスイツチ情報は出力ポート１４を介してスイ
ツチ論理回路１３へ供給され、最初のプリセツト
スイツチに対応するオルガン本体のゲート回路の
制御が行なわれる。次には引続きRAM２１に設
定された記憶内容のタイミング数(2)がCPU３１
の内部レジスタに一時保持される。CPU３１は
リズム回路５０からのタイミング信号に従つてタ
イミング数をカウントし、カウントした数が
CPU３１の内部レジスタ内に保持されたタイミ
ング数と等しいかどうかがチエツクされる。カウ
ント数がタイミング数と等しくなると、このスイ
ツチ情報は出力ポート１４へ送られ、同時に
RAM２１のさらに次の記憶内容のタイミング数
(3)がCPU３１の内部レジスタに取り込まれる。
このようにして演奏者の所望の時点でプリセツト
が自動的に切り換えられることになる。第４図は
この状態を示す。 次に演奏途中でプリセツトの修正を行なうには
演奏者は単にスイツチ１１を操作するだけであ
る。たとえば、オンの状態にあるスイツチをオフ
にするか、またはオフの状態にあるスイツチをオ
ンにする場合、演奏者はそのスイツチを押すだけ
でよい。 スイツチ操作検出回路１２はスイツチ１１が操
作されたことをCPU３１に伝える。CPU３１は
そのスイツチ１１が操作された小節の終りに近付
くと直ちにスイツチ論理回路１３の出力をRAM
２１に書き込む。この場合、これは修正情報であ
るので、記憶される情報の内容はその時のタイミ
ング数とスイツチ情報であることに変りないが、
記憶される場所はRAM２１の修正情報記憶領域
である。第４図のフローチヤートはこの修正手順
を含めたものである。 その後、再びスイツチが操作されると、修正情
報を記憶し、タイミングカウント数がCPU３１
の内部レジスタに保持されたタイミング数と等し
くなると次のRAM２１の修正情報記憶領域の記
憶内容を読み出し、以下順次この動作を繰り返
す。 演奏が終れば、RAM２１の記憶内容には最初
の情報と修正情報との記憶内容が両方存在するか
ら修正情報記憶領域の記憶内容を所定の場所に並
べ換える操作を行なえばよい。 第５図は第１図のスイツチ回路１０の各回路１
１，１２，１３の詳細回路説明図である。 同図において、スイツチ１１はノンロツク式ス
イツチ１１ａ〜１１ｎより成り、押せば電源＋
Vccと接触し離すと開放される。このスイツチ１
１はＴ形フリツプフロツプ１３−２ａ〜１３−２
ｎの入力Ｔ端子に接続される。Ｔ形フリツプフロ
ツプ１３−２ａ〜１３−２ｎの出力端子Ｑはオル
ガン本体４０のゲート回路に接続されるととも
に、この出力は表示回路６０ａ〜６０ｎの発光ダ
イオード（LED）に接続される。表示回路６０
はＴ形フリツプフロツプの出力が“１”になる
と、LED６０ａ〜６０ｎが点灯してオルガン本
体４０のゲート回路がオンになつたことを示す。 RAM２１からのスイツチ情報が出力ポート１
４を通して、AND回路１３−１ａ〜１３−１ｎ
に入力される。その直後にリセツト信号が入りＴ
形フリツプフロツプ１３−２ａ〜１３−２ｎをク
リアした後、セツト信号を入れスイツチ情報はＴ
形フリツプフロツプ１３−２ａ〜１３−２ｎに取
り込まれる。このようにしてRAM２１から出力
されるスイツチ情報によりオルガン本体４０のゲ
ート回路が制御される。 以上は１小節の最初の時点で行なわれ、殆ど無
視できる短時間になされるものであるから、演奏
上は何等耳ざわりとなることはない。セツト信号
が立下がつた後はＴ形フリツプフロツプはスイツ
チ１１ａ〜１１ｎによつてのみ内容は変化され
る。１例としてスイツチ１１ａに対応したスイツ
チ情報が“０”であつて途中で手動でスイツチ１
１ａを操作した場合を考える。 スイツチ１１ａを押すことにより、Ｔ形フリツ
プフロツプ１３−２ａは反転しＱ出力は“１”に
立上り、表示回路のLED６０ａが点灯し、演奏
者はスイツチ１１ａが作動したことを確認でき
る。それとともにスイツチ１１ａからOR回路１
２−１を介して接続されたRSフリツプフロツプ
１２−２がセツトされ、そのＱ出力がオンオフ情
報“１”となつてスイツチ操作がなされたことを
CPU３１へ知らせる。CPU３１は１小節の終り
の点で第２の記憶内容のタイミング情報(2)の出力
によりRSフリツプフロツプ（FF）１２−２の出
力が“１”のときだけスイツチ情報をRAM２１
の修正情報記憶領域へ書き込む。このようにして
途中でスイツチが操作されると修正された情報が
書き込まれる。ここでタイミング情報（１小節）
とタイミング情報(2)はそれぞれリズム回路５０か
ら供給される。１小節が終るとRSフリツプフロ
ツプ（FF）１２−２はリセツトされ、次に操作
された場合に備える。 第６図ａ〜ｇは第５図の動作を説明するタイム
チヤートで、この同図ａに示す小節の前の小節で
記憶タイミング数とカウント数が一致した場合を
示している。したがつて、同図ｂに示すように、
１小節の最初の時点でRAM２１のスイツチ情報
（スイツチ１１ａオフ，１１ｂオン，１１ｃオフ）
が読み出された後、リセツト信号（同図ｃ）でＴ
形フリツプフロツプ１３−２ａ〜１３−２ｎに記
憶されていた前のスイツチ情報（スイツチ１１ａ
オフ，１１ｂオフ，１１ｃオン）はクリアされ
る。その後のセツト信号（同図ｄ）で読み出され
たスイツチ情報はＴ形フリツプフロツプ１３−２
ａ〜１３−２ｎに取り込まれる。そして小節の途
中でスイツチ１１ａを手動操作してオンとした場
合を考える（同図ｇ）。これにより同図ｆに示す
ようにRSフリツプフロツプ１２−２がセツトさ
れ、そのＱ出力のオンオフ情報によつてCPU３
１はＴ形フリツプフロツプ１３−２ａ〜１３−２
ｎの出力（スイツチ情報）を入力ポート１５を介
してRAM２１に送り込み書き込みが行なわれる
（同図ｅ）。 以上説明したように、本考案によれば、演奏者
は予めプリセツト情報を自由に設定できるととも
に、しかも順次それを修正し所望の音色または効
果に適合する状態にもつていくことができる。 また、演奏のタイミングに合せて自動的に切り
換えていくので、全くスイツチ類を気にしないで
演奏に専念できるという大きな利点が得られる。 なお実施例ではリズムタイミング信号は１小節
を単位としたがRAMの容量に余裕があればもつ
と細かい単位でやることもできるし、逆に容量に
余裕がなければ２小節または４小節を単位として
もよい。

【図面の簡単な説明】

第１図は本考案の実施例の概略説明図、第２図
は第１図の実施例の詳細説明図、第３図、第４図
は第２図の動作説明のためのフローチヤート、第
５図は第２図の実施例の要部の具体回路説明図、
第６図は第５図の動作説明図であり、図中、１０
はスイツチ回路、１１はスイツチ、１２はスイツ
チ操作検出回路、１３はスイツチ論理回路、１４
は出力ポート、１５は入力ポート、２０は記憶回
路、２１はランダムアクセスメモリ（RAM）、
２２はカセツト、３０は制御回路、３１は情報処
理回路（CPU）、３２は固定メモリ（ROM）、４
０はオルガン本体、５０はリズム回路、６０は表
示部を示す。

Claims (1)

1. 【実用新案登録請求の範囲】 楽音の音色、効果に関する情報をプリセツトす
   るスイツチ、該スイツチの操作情報を検出するス
   イツチ操作検出回路、リズムタイミング情報を発
   生するリズム信号発生回路、前記スイツチの操作
   情報とこれに対応する前記リズムタイミング情報
   を記憶させる記憶回路、およびプリセツト時スイ
   ツチを操作し前記記憶回路にリズムタイミング情
   報に基づきスイツチ操作情報を書き込み、演奏時
   書き込まれたスイツチ操作情報をリズムタイミン
   グ情報に基づき読み出し前記楽音の音色、効果に
   対応するオルガン本体内のゲート回路を制御する
   制御回路を具えるとともに、 前記記憶回路に修正記憶領域を設け、演奏中に
   スイツチを操作修正した時、そのリズムタイミン
   グ情報に基づくスイツチ操作情報を書き込むこと
   を特徴とする電子楽器におけるプリセツト装置。