JPS6326875Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は自動リズム演奏を行う電子楽器に関
する。

従来、通常のリズムパターンによる自動リズム
演奏中に、小節の終りなどにおいてフイルイン用
のリズムパターンを挿入して演奏を行えるように
した電子楽器が開発されているが、その場合には
所定のスイツチを操作しなければならないように
なつている。このためメロデイや伴奏の演奏のた
めに両手がふさがつているときには上記スイツチ
の操作が行えず、したがつて所望する個所で常に
フイルインのリズム演奏を行うことは困難であつ
た。

この考案は上述した事情の下になされたもの
で、その目的とするところは、フイルインのリズ
ムパターンの挿入個所を予めメモリにプリセツト
しておき、またマニユアル演奏時にプリセツトし
た個所になると自動的にフイルインのリズムパタ
ーンが読出されて演奏されるようにした電子楽器
を提供することである。

以下、図面を参照して一実施例を説明する。第
１図において鍵盤部１には、例えば５オクターブ
分の鍵が設けられている。またスイツチ部２には
モードスイツチ３、複数種類設けられた通常のリ
ズムパターンを指定するスイツチ、複数種類設け
られたフイルイン用のリズムパターンを指定する
スイツチ、フイルインの挿入個所を指定するスイ
ツチ、その他各種のスイツチ（共に図示略）が設
けられている。上記モードスイツチ３は通常演奏
モード、書込みモード、自動演奏モードの各モー
ドを指定する切替位置「Ｎ」，「Ｗ」，「Ｐ」を有す
る。そして鍵盤部１の各鍵の出力およびスイツチ
部２の各スイツチの出力は共にCPU（中央処理装
置）４に与えられる。

CPU４はこの電子楽器のすべての動作を制御
する回路であり、例えばマイクロプロセツサから
成る。そして鍵盤部１の鍵操作に応じてCPU４
は所定の楽音情報を出力し楽音作成部５へ与え
る。楽音作成部５は入力した楽音情報の楽音を作
成してミキサ６へ与え、更にスピーカ７から放音
させる。

RAM部（ランダムアクセスメモリ）８はフイ
ルインのリズムを挿入する個所を記憶するメモリ
である。又、このRAM部８には図示しないアド
レスカウンタを内部に持つている。この場合、フ
イルインの挿入個所は、その個所が同時にマニユ
アル演奏するメロデイの楽譜において何個目の音
符の位置に対応するかを判断して記憶されるもの
で、換言すれば音符の順位がRAM部８に記憶さ
れる。またこの順位の書込みは実際にメロデイを
演奏してゆき、フイルインの挿入個所になると所
定スイツチをオンして行う。そしてその場合、
CPU４はインクリメント信号INCを出力し、
RAM部８のアドレスを順位の書込み後歩進させ
る。また上記順位はカウンタ９の出力によつて与
えられる。即ち、このカウンタ９には上述した書
込み操作時にマニユアル演奏するメロデイが１音
ずつ進行するとき、その都度CPU４から出力す
る＋１信号を計数する。またこの＋１信号は自動
リズム演奏時においてもメロデイのマニユアル演
奏に伴つて出力する。そしてその場合のカウンタ
９の出力は一致回路１０に与えられる。この一致
回路１０にはRAM部８から読出される上述の順
位データが入力し、上記カウンタ９の出力と比較
される。そして両者が一致すると一致回路１０は
一致信号を出力し、SR型フリツプフロツプ１１
のセツト入力端子Ｓに与えると共にCPU４に与
える。またこれに応じてCPU４はインクリメン
ト信号INCを出力してRAM部８へ与え、アドレ
スを次に進める。なお、CPU４はRAM部８に対
しリード／ライト制御信号Ｒ／Ｗを出力する。

ROM（リードオンリメモリ）１２は通常のリ
ズムパターンのデータを複数種類記憶しており、
その種類の指定は上述したスイツチ操作によつて
行う。即ち、これに応じて指定した種類のリズム
パターンに対する先頭アドレスがCPU４から出
力してROM１２へ与えられる。

他方、ROM１３は１小節分のフイルインのリ
ズムパターンのデータを複数種類記憶し、またそ
の種類の指定はスイツチ操作によつて行う。そし
てこれに応じてCPU４はその先頭アドレス（Fil）
を出力し、ROM１３へ与える。

ROM１２はアドレスカウンタ１４の出力によ
つてアドレス指定を受ける。このアドレスカウン
タ１４は発振部１５が出力する信号に駆動されて
計数動作を行う。他方、ROM１３はアドレスカ
ウンタ１６の出力によつてアドレス指定される。
このアドレスカウンタ１６も発振部１５の出力信
号をトランスフアーゲート１７を介し入力して計
数動作を行う。

拍子カウンタ１８は発振部１５の出力信号を計
数し、１小節毎に“１”レベルの信号を出力して
それをフリツプフロツプ１１およびアドレスカウ
ンタ１６の各リセツト入力端子Ｒに与える。また
フリツプフロツプ１１のセツト出力信号はトラン
スフアーゲート１７およびゲート回路１９に直接
印がされ、またゲート回路２０にインバータ２１
を介し印加され、夫々ゲート制御を行う。

一方、ROM１２から読出されたリズムパター
ンデータはゲート回路２０、トランスフアゲート
群２２を介しリズム音源群２３に印加される。ま
たROM１３から読出されたリズムパターンデー
タはゲート回路１９およびトランスフアゲート群
２２を介しリズム音源群２３に印加される。リズ
ム音源群２３はバスドラム（BD）、ハイハツト
（HH）、クラベス（CL）、シンバル（SYM）、ロ
ーコンガ（LC）の各リズム音源回路から成り、
“１”レベルの信号が上記リズムパターンデータ
によつて印加されるとそのリズム音を生成し、ミ
キサ６へ与える。

次に第２図および第３図を参照して動作を説明
する。いま、マニユアル演奏する第２図のメロデ
イにおいて、図示する３個所にフイルインのリズ
ムを挿入する場合を例とする。

先ず、モードスイツチ３を切替位置「Ｗ」に設
定し、書込みモードとする。このときCPU４は
書込み指令のリード／ライト信号Ｒ／Ｗを出力
し、RAM部８へ与える。次に鍵盤部１の鍵操作
によつて上記メロデイのマニユアル演奏を実行す
る。この場合、１つの音符に対する鍵操作毎に
CPU４から＋１信号が出力し、カウンタ９に与
えられて計数される。またCPU４は対応する楽
音情報を出力して楽音作成部５へ与える。このた
めその楽音が作成されてスピーカ７から放音さ
れ、メロデイの進行を耳により確認できる。そし
て最初のフイルインの挿入個所までマニユアル演
奏が進行するとマニユアル演奏を一時中断し、フ
イルインの挿入個所を指定するスイツチを１回オ
ンする。而してこのときカウンタ９の計数値は３
４となつており、（第３図）、RAM部８の０番地
にデータ「34」が書込まれる。またCPU４から
インクリメント信号INCが出力し、RAM部８が
１番地に歩進される。

次に、更に２番目、３番目のフイルインの操入
個所までマニユアル演奏を続行し、各挿入個所で
は夫々上記スイツチのオン操作を行う。これによ
り第３図に示すようにRAM部８の１番地、２番
地には夫々、データ「50」，「91」が書込まれる。

次に、自動リズム演奏を行う際には、モードス
イツチ３を切替位置「Ｐ」に設定する。また通常
のリズムパターンおよびフイルインのリズムパタ
ーンの種類を対応するスイツチによつて夫々指定
しておく。これによりROM１２，１３にはCPU
４から所定の先頭アドレスを指定するデータが出
力して与えられる。

次に自動リズム演奏をスタートスイツチ（図示
略）等の操作によりスタートさせ、同時に第２図
のメロデイのマニユアル演奏を開始する。このと
き発振部１５が動作を開始し、その出力信号をア
ドレスカウンタ１４、トランスフアーゲート１
７、トランスフアーゲート群２２、拍子カウンタ
１８へ夫々与える。このためアドレスカウンタ１
４、拍子カウンタ１８が夫々計数動作を行い、ま
たトランスフアーゲート群２２がその都度開成さ
れる。更に拍子カウンタ１８は１小節が終了する
毎に“１”レベルの信号を出力してフリツプフロ
ツプ１１、アドレスカウンタ１６をその都度リセ
ツトさせる。

一方、カウンタ９は＋１信号を計数し、その計
数出力を一致回路１０に与えている。また一致回
路１０にはRAM部８の０番地から読出されたデ
ータ「34」が与えられ、両入力の一致検出動作を
一致回路１０は常時行つている。したがつて最初
のフイルインの個所（即ち、カウンタ９の計数値
が３４となるとき）にマニユアル演奏が進行する
までの間はフリツプフロツプ１１は常時リセツト
状態にあり、これに応じてそのセツト出力が
“０”レベルとなり、トランスフアゲート１７が
閉成し、またゲート回路１９が閉成し且つゲート
回路２０が開成する。このためROM１２はこの
間アドレスカウンタ１４の出力によつてアドレス
指定された番地から順次、通常のリズムパターン
データを出力し、ゲート回路２０、トランスフア
ーゲート群２２を介しリズム音源群２３に印加す
る。したがつてスピーカ７からはアニユアル演奏
によるメロデイと通常の自動リズムとが放音され
る。

次に最初のフイルインの個所まで演奏が進行す
ると、カウンタ９の計数値が３４となり、一致回
路１０が“１”レベルの一致信号を出力する。こ
のためフリツプフロツプ１１がセツト状態とな
り、そのセツト出力が“１”レベルに反転する。
またRAM８は１番地を指定するようになる。し
たがつてトランスフアーゲート１７が開成してア
ドレスカウンタ１６の計数動作が開始され、また
ゲート回路１９が開成し、且つゲート回路２０が
閉成する。このためROM１２からのリズムパタ
ーンデータは阻止され、替りにROM１３からの
フイルイン用のリズムパターンデータがゲート回
路１９、トランスフアーゲート群２２を介しリズ
ム音源群２３に印加される。而してこの動作は拍
子カウンタ１８が次に“１”レベルの信号を出力
する。まで実行される。したがつてこの間、マニ
ユアル演奏によるメロデイとフイルインのリズム
とが放音される。

そしてフイルインの行なわれた小節が経過し、
拍子カウンタ１８の出力が“１”レベルとなる
と、フリツプフロツプ１１、アドレスカウンタ１
６が同時にリセツトされ、これによりトランスフ
アゲード１７が閉成し、またゲート回路１９が閉
成し且つゲート回路２０が開成する。したがつて
以後は２番目のフイルインの個所となるまでの
間、マニユアル演奏によるメロデイと通常のリズ
ムの自動演奏とが行われる。

２番目のフイルイン、３番目のフイルインのと
きの動作は上述同様であり、このとき自動的に通
常のリズムからフイルインのリズム、またフイル
インのリズムから通常のリズムに切替わり、した
がつて演奏者は何ら特別なスイツチ操作を行う必
要がなく、マニユアル演奏（鍵操作）に専念でき
るものである。

またメモリにフイルインのリズムの挿入個所を
プリセツトするときにはメロデイのマニユアル演
奏を行いながら実行するので、フイルインのリズ
ムを挿入したい個所が実際に聞いて確認できる。

なお、上記実施例ではフイルインの数を３とし
たが勿論、この数は任意である。またRAM８へ
メロデイ１曲分のフイルインデータを記憶させた
が複数曲のフイルインデータを記憶させることも
差しつかえない。

この考案は以上説明したように、フイルインの
リズムの挿入個所をメモリにプリセツトしてお
き、マニユアル演奏時にプリセツトした個所にな
ると自動的にフイルインのリズムパターンが読出
されて演奏されるようにした電子楽器を提供した
から、演奏者はフイルインのためのスイツチ操作
を何ら行う必要がなく、メロデイのマニユアル演
奏に専念できる利点がある。

【図面の簡単な説明】

第１図はこの考案の一実施例の全体の回路構成
図、第２図はフイルインリズムの挿入個所を記入
したメロデイの楽譜を示す図、第３図はRAM部
８の記憶状態図である。 １……鍵盤部、２……スイツチ部、３……モー
ドスイツチ、４……CPU、５……楽音作成部、
８……RAM部、９……カウンタ、１０……一致
回路、１１……フリツプフロツプ、１２，１３…
…ROM、１４，１６……アドレスカウンタ、１
５……発振部、１８……拍子カウンタ、２３……
リズム音源群。

Claims (1)

1. 【実用新案登録請求の範囲】 自動リズム演奏を行い、この自動リズム演奏に
   あわせて鍵盤を用いてマニユアル演奏が可能な電
   子楽器において、 フイルイン用のリズムパターンを記憶する第１
   記憶手段と、 マニユアル演奏を行う曲の任意の箇所において
   上記フイルイン用リズムパターンの挿入を指示す
   る指示手段と、 この指示手段により指示された箇所が上記曲に
   おいて何番目の音符の位置に対応するかを記憶す
   る第２記憶手段と、 マニユアル演奏を行い、音符の位置が上記第２
   記憶手段に記憶されている上記音符の位置に対応
   する箇所になると上記第１記憶手段からフイルイ
   ン用リズムパターンを読出してリズム演奏を行わ
   せる制御手段と を備えて成る電子楽器。