JPS6326899B2

JPS6326899B2 -

Info

Publication number: JPS6326899B2
Application number: JP57153002A
Authority: JP
Inventors: Susumu Yamaguchi
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1982-09-02
Filing date: 1982-09-02
Publication date: 1988-06-01
Also published as: JPS5943442A

Description

【発明の詳細な説明】産業上の利用分野本発明は、デイジタル信号処理回路のハードウ
エア化の実現において重要な役割を果たすデイジ
タル乗算器に関するものである。

従来例の構成とその問題点デイジタルデータ同志の乗算を行なうデイジタ
ル乗算器については、従来より数多くの方式が提
案されてきており、それらを大別すると、並列乗
算器、直列乗算器、ROM（Read Only
Memory）乗算器が知られている。

各々の乗算器はハードウエア量、演算符号形
式、演算速度、演算精度等においてそれぞれ特徴
を有しており、それぞれ一長一短がある。並列乗
算器では演算精度、速度においてはすぐれている
が、ハードウエア量が多い。直列乗算器はハード
ウエア量は少ないが、演算形式、速度の点で制限
を受ける。ROM乗算器は演算速度の点では比較
的すぐれているが、高精度要求の場合はROM容
量、即ちハードウエア量が増す。また、デイジタ
ル乗算器では入力Ａ、Ｂ、出力Ｃに対してＡ×Ｂ
＝Ｃという演算を行なうが、この入出力のデータ
形式も種々異なつている。つまりROM乗算器で
は任意に構成出来るが、並列乗算器では入力Ａ、
Ｂ、出力Ｃ共に並列であり、直列乗算器では入力
Ａ、Ｂのうち１方は並列、他方は直列であり、そ
して出力は直列となる。そのため、乗算器を含む
回路を構成する場合、その仕様に応じて乗算器を
種々選択せねばならない。したがつて今、回路系
全体が並列処理されている場合、用いる乗算器と
しては並列型となるが、並列型はハードウエアが
多いため、価格的にも高く、高速性を必要としな
い用途には不向きとなるという問題があつた。

発明の目的本発明の目的は、直列乗算器と同等の演算速度
で、かつ並列乗算器に比較して少ないハードウエ
ア量で構成することができるデイジタル乗算器を
提供することにある。

発明の構成本発明のデイジタル乗算器は、一方の入力とし
ての２の補数表示の並列形被乗数Ａに対し、正負
を反転および２のべき乗数を乗ずる符号反転およ
びビツトシフト回路手段と、この符号反転および
ビツトシフト回路手段の出力を時分割多重するマ
ルチプレクス回路手段と、このマルチプレクス回
路手段の出力を他方の入力としての −b_O・2⁰＋_o-1 〓^j-1 b_j・2^-j（ｂ、ｎ、ｊは整数）で表わ
される２の補数表示の直列形乗数Ｂのうち、b_jの
値が１であれば通過させ、b_jの値がＯであれば停
止の制御を行いb_jの値が１の場合のみb_j・1/2_j・
Ａの演算を行う切替回路手段と、前記切替回路手
段の出力を順次累積する全加算器およびＤ型フリ
ツプフロツプより成るアキユムレータ回路手段
と、最終の乗算結果を抜き出すＤ型フリツプフロ
ツプ回路とを備え、上記２つの入力Ａ、Ｂを制御
クロツクに同期してＡ・Ｂの乗算を行い、並列の
デイジタル乗算結果 b_O（−Ａ）＋_o-1 〓^j=1 b_j（2^-jＡ）を出力するように構成し
たものである。かかる構成によれば、並列乗算器
と直列乗算器の特徴を合せもつことができ、演算
速度は直列乗算器と同等で、ハードウエア量は並
列乗算器に比較して少ない利点を有しており、特
に高速性は要求されない並列処理のために好適で
ある。

実施例の説明第１図は本発明のデイジタル乗算器の一実施例
を示す。第１図において、１は乗算器本体、２，
３は並列入力Ａ、Ｂの入力端であり、それら並列
入力Ａ、Ｂは各々ｍ、ｎビツトの符号長を持つ。
４は並列出力Ｃの出力端であり、その出力Ｃの符
号長は（ｍ＋ｎ−１）ビツトとなる。ここで、上
記乗算器本体１の構成法は入出力の符号形式によ
り若干異なるが、例として２の補数形式を考え、
振幅を１×１≦１で正規化する。この時入出力
Ａ、Ｂ、Ｃは次のように表される。

Ａ＝−a₀・2⁰＋_n-1 〓ⁱ⁼¹ a_i2^-i (1) Ｂ＝−b₀・2⁰＋_o-1 〓^j=1 b_j2^-j (2) Ｃ＝−c₀・2⁰＋_n+o-1 〓^k=1 c_k2^-k (3) 従つて、出力Ｃは次のようになる。

Ｃ＝Ａ×Ｂ＝Ａ×（−b₀・2⁰＋_o-1 〓^j=1 b_j・2^-j）＝b₀｛（−2⁰）・Ａ｝＋_o-1 〓^j=1 b_j｛2^-j・Ａ｝ b₀・（−Ａ）＋b₁（１／２・Ａ）＋b₂（１／2²・Ａ
）＋………＋b_o-1（１／2^n-1・Ａ）(4) 二進数において、各成分a_i、b_j、c_kは０または
１であり、また２のべき乗の乗算はビツトシフト
により容易に行なえる。従つて、式(4)より明らか
なように、乗数Ａに−１および２のべき乗数を乗
じ、被乗数Ｂの成分b_jが１の項のみを加算してゆ
くことにより、乗算は実行出来る。第２図は乗算
器本体１の具体構成を示し、第３図はその動作タ
イミングチヤートを示す。第２図において、乗数
としての並列データＡは入力端５より第３図ａに
示す動作タイミングで入り、被乗数として並列デ
ータＢは入力端８より同様に入る。但し、第３図
ａは並列入力データＡのうち時定の１ビツトのみ
を示している。入力Ａは符号反転およびビツトシ
フト回路手段６により各々所定の演算を受け、次
にマルチプレクス回路手段７により第３図ｂに示
すデータ形式に時分割多重される。この時、デー
タは（ｍ＋ｎ−１）ビツトになる。

一方、入力端８から入つた被乗数Ｂは並列−直
列変換回路手段９により時分割多重データと同期
した第３図ｃに示すデータ形式に変換される。１
０はマルチプレクス手段７の出力信号を、それと
同期した並列−直列変換回路９の出力の成分b_jが
１の場合のみ通過させる切替回路手段であり、
AND回路によつて構成される。すなわち、第３
図において、並列−直列変換回路９の出力ｃのb_j
の値が１であれば、それに同期した時分割多重デ
ータｂの信号を通過させ、Ｏであればストツプさ
せて零信号を送り、（b_j・1/2^j・Ａ）の演算を行
なう。１１は全加算器、１２は単位遅延器として
のＤ型フリツプフロツプであり、これら全加算器
１１とＤ型フリツプフロツプ１２によりアキユム
レータ回路手段を構成し、切替回路手段１０の出
力の多重データを順次累積してゆく。すなわち、
b₀（−Ａ）＋_o-1 〓^j=1 b_j（2^-jＡ）の演算を行なう。Ｄ型フ
リツプフロツプ１２の動作クロツクを第３図ｄに
示す。また、１回の乗算が終り、次の乗算を行な
う場合にはアキユムレータ回路手段に累積された
データを消さねばならず、そのためのＤ型フリツ
プフロツプへのリセツト信号を第３図ｅに示す。
１３は最終乗算結果を抜き出すためのＤ型フリツ
プフロツプであり、その動作クロツクを第３図ｆ
に示す。そして１４が出力端である。

なお、符号反転回路手段６において、２の補数
形式で（−１）の乗算を行なう場合、全データを
反転させているが、これでは真の値より1LSBだ
け少ない結果となるので、この補正をb₀が１の場
合のみアキユムレーシヨンの最初のステツプにお
いて全加算器１１の下位からの桁上げ入力Ｚを用
いて行なう。

また、被乗数入力Ｂが最初から第３図ｃに示す
直列デイジタルデータのタイミングで来ておれば
並列−直列交換回路９は不要であり、この場合は
直列並列入力、並列出力の乗算器としても使え
る。

また、ｍ＝ｎの場合すなわち両入力データの語
長が等しい場合、構成は唯一に決まるが、ｍ≠ｎ
の場合、構成は２通り考えられる。この場合、語
長の長い方を入力Ａに設定した方が演算速度的に
は有利である。

発明の効果以上、詳述したように本発明によれば、一方の
入力としての２の補数表示の並列形被乗数Ａに対
し、正負を反転および２のべき乗数を乗ずる符号
反転およびビツトシフト回路手段の出力をマルチ
プレクス回路手段で時分割多重し、このマルチプ
レクス回路手段の出力を他方の入力としての −b_O・2⁰＋_o-1 〓^j-1 b_j・2^-j（ｂ、ｎ、ｊは整数）で表わ
される２の補数表示の直列形乗数Ｂのうち、b_jの
値が１であれば通過させ、b_jの値が０であれば停
止の制御を行いb_jの値が１の場合のみb_j・1/2_j・
Ａの演算を行い、この演算結果をアキユムレータ
回路手段で順次累積し、並列のデイジタル乗算結
果 b_O（−Ａ）＋_o-1 〓^j=1 b_j（2^-jＡ）を出力するように構成し
たので、比較的に少ないハードウエア量で構成で
き、直列乗算器と同等の演算速度を有する利点が
ある。また、回路構成が簡単であるためにIC化
しやすい利点がある。

【図面の簡単な説明】

第１図は本発明のデイジタル乗算器の一実施例
を示すブロツク図、第２図は同乗算器の具体回路
構成図、第３図はその動作タイミングチヤートで
ある。６……符号反転兼ビツトシフト回路、７……マ
ルチプレクス回路、９……並列−直列変換回路、
１０……切替回路、１１……全加算器、１２，１
３……Ｄ型フリツプフロツプ。

Claims

【特許請求の範囲】１一方の入力としての２の補数表示の並列形被
乗数Ａに対し、正負を反転および２のべき乗数を
乗ずる符号反転およびビツトシフト回路手段と、
この符号反転およびビツトシフト回路手段の出力
を時分割多重するマルチプレクス回路手段と、こ
のマルチプレクス回路手段の出力を他方の入力と
しての −b_O・2⁰＋_o-1 〓^j=1 b_j・2^-j（ｂ、ｎ、ｊは整数）で表わ
される２の補数表示の直列形乗数Ｂのうち、b_jの
値が１であれば通過させ、b_jの値がＯであれば停
止の制御を行いb_jの値が１の場合のみb_j・1/2_j・
Ａの演算を行う切替回路手段と、前記切替回路手
段の出力を順次累積する全加算器およびＤ型フリ
ツプフロツプより成るアキユムレータ回路手段
と、最終の乗算結果を抜き出すＤ型フリツプフロ
ツプ回路とを備え、上記２つの入力Ａ、Ｂを制御
クロツクに同期してＡ・Ｂの乗算を行い、並列の
デイジタル乗算結果 b_O（−Ａ）＋_o-1 〓^j=1 b_j（2^-jＡ）を出力するように構成し
たことを特徴とするデイジタル乗算器。