JPS63272116A - 帯域制限回路 - Google Patents
帯域制限回路Info
- Publication number
- JPS63272116A JPS63272116A JP10463387A JP10463387A JPS63272116A JP S63272116 A JPS63272116 A JP S63272116A JP 10463387 A JP10463387 A JP 10463387A JP 10463387 A JP10463387 A JP 10463387A JP S63272116 A JPS63272116 A JP S63272116A
- Authority
- JP
- Japan
- Prior art keywords
- band
- cyclic filter
- filter part
- filter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 2
- 125000004122 cyclic group Chemical group 0.000 abstract description 26
- 238000007792 addition Methods 0.000 description 5
- 125000002015 acyclic group Chemical group 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は線形予測分析用の帯域制限回路に関するもので
ある。
ある。
（従来の技術）
従来、この種の帯域制限回路は、例えば音声信号の特徴
量の１つとなる線形予測係数の折り返し誤差を少なくす
る手法として、通過帯域内に於ける遅延が一定となる様
に周波数帯域を制限するために使用される。第２図は従
来の帯域制限回路を示すブロック図である。従来の帯域
制限回路は信号の周波数帯域制限をするフィルタ部１１
゜１２、・・・ＩＭ、並びに各フィルタ部間で信号のサ
ンプリングレートを落すデシメータ部２１゜２２、−２
Ｎより成る（但し、Ｎ＝Ｍ−１）。ところで従来の帯域
制限回路ではフィルタ部１１゜１２、・−Ｉ Ｍは対象
非巡回型で構成されていた。
量の１つとなる線形予測係数の折り返し誤差を少なくす
る手法として、通過帯域内に於ける遅延が一定となる様
に周波数帯域を制限するために使用される。第２図は従
来の帯域制限回路を示すブロック図である。従来の帯域
制限回路は信号の周波数帯域制限をするフィルタ部１１
゜１２、・・・ＩＭ、並びに各フィルタ部間で信号のサ
ンプリングレートを落すデシメータ部２１゜２２、−２
Ｎより成る（但し、Ｎ＝Ｍ−１）。ところで従来の帯域
制限回路ではフィルタ部１１゜１２、・−Ｉ Ｍは対象
非巡回型で構成されていた。
（発明が解決しようとする問題点）
しかしながら、前記構成の帯域制限回路では、フィルタ
部に非巡回型フィルタを用いるので、非巡回型フィルタ
の性質上、目的とする周波数特性を得るためにはフィル
タ次数を犬きくとる必要があり、遅延素子数の増大、並
びに演算ステップ数の増大と云う問題点があった。この
様な問題点はハードウェア量の増大、所定の演算ステッ
プ中での占有率の増大から帯域制限回路を組み込んだシ
ステム全体の機能を制限してしまう原因となる。
部に非巡回型フィルタを用いるので、非巡回型フィルタ
の性質上、目的とする周波数特性を得るためにはフィル
タ次数を犬きくとる必要があり、遅延素子数の増大、並
びに演算ステップ数の増大と云う問題点があった。この
様な問題点はハードウェア量の増大、所定の演算ステッ
プ中での占有率の増大から帯域制限回路を組み込んだシ
ステム全体の機能を制限してしまう原因となる。
本発明は上述した問題点を解決し、周波数帯域制限の能
力は従来と同等以上であって、遅延素子数及び演算ステ
ップ数の少ない線形予測分析用の帯域制限回路を提供す
る事を目的とする。
力は従来と同等以上であって、遅延素子数及び演算ステ
ップ数の少ない線形予測分析用の帯域制限回路を提供す
る事を目的とする。
（問題点を解決するための手段）
本発明は館記問題点を解決するために、フィルタ部と、
サンプリングレートを落すデシメータ部とを交互に多段
接続させて成り、通過帯域内で遅延が一定となるように
周波数帯域を制限する線形予測用の帯域制限回路におい
て、前記フィルタ部が巡回型フィルタであるものである
。
サンプリングレートを落すデシメータ部とを交互に多段
接続させて成り、通過帯域内で遅延が一定となるように
周波数帯域を制限する線形予測用の帯域制限回路におい
て、前記フィルタ部が巡回型フィルタであるものである
。
（作用）
本発明によれば、以上のように帯域制限回路を構成した
ので、技術的手段は次のように作用する。フィルタ部を
構成する巡回型フィルタは従来の非巡回型フィルタの場
合に比べて、その性質上、目的とする帯域特性を得るの
に、遅延素子数及び乗加算による演算ステップ数が少な
くすむ。
ので、技術的手段は次のように作用する。フィルタ部を
構成する巡回型フィルタは従来の非巡回型フィルタの場
合に比べて、その性質上、目的とする帯域特性を得るの
に、遅延素子数及び乗加算による演算ステップ数が少な
くすむ。
従って、前記従来技術の問題点を解決できるのである。
（実施例）
第１図は本発明の帯域制限回路の一実施例を示すプロ、
ツタ図である。同図において、２１は入力端子、２２は
６次巡回型フィルタ部、２３は６次巡回型フィルタ部２
２の人力遅延素子、２４は６次巡回型フィルタ２２の出
力遅延素子、２５は信号を１６：１にダウンサンプリン
グするデシメータ部、２６はｌＯ次巡回型フィルタ部、
２７は１０次巡回型フィルタ２４の出力遅延素子、２８
は出力端子である。
ツタ図である。同図において、２１は入力端子、２２は
６次巡回型フィルタ部、２３は６次巡回型フィルタ部２
２の人力遅延素子、２４は６次巡回型フィルタ２２の出
力遅延素子、２５は信号を１６：１にダウンサンプリン
グするデシメータ部、２６はｌＯ次巡回型フィルタ部、
２７は１０次巡回型フィルタ２４の出力遅延素子、２８
は出力端子である。
次に動作を説明する。
まず、人力信号は入力端子２１から６次巡回型フィルタ
部２２の人口である人力遅延素子２３に人力される。６
次巡回型フィルタ部２２は入力遅延素子２３、出力遅延
素子２４と合わせて１１個の遅延素子を持ち、１５回の
乗加算で信号を帯域制限する。６次巡回型フィルタ部２
３で帯域制限された信号は６次巡回型フィルタ部２２の
出力遅延素子２４から信号を１６：１にダウンサンプリ
ングするデシメータ部２を経由して１００次巡回型フイ
ルタ２６に人力される。１００次巡回型フイルタ２６は
１００次巡回型フイルタ２６の出力遅延素子２７と合わ
せて１６個の遅延素子を持ち、２５回の乗加算で信号を
帯域制限する。１００次巡回型フイルタ２６で帯域制限
された信号は１００次巡回型フイルタ２６の出力遅延素
子２７から出力端子２８を経て出力される。本実施例で
は６次巡回型フィルタ部２３の出力遅延素子２４は６次
巡回型フィルタ部２３の出力サンプルを入力側に巡回さ
せるための６個の遅延素子の内の第１番目の機能と、１
００次巡回型フイルタ２６の人力遅延素子（図示せず）
の機能を合わせ持ち、１００次巡回型フイルタ２６の出
力遅延素子２７は１０次巡回型フィルタ２６の出力サン
プルを入力端に巡回させるための１０個の遅延素子の内
の第１番目の機能を合わせ持っている。
部２２の人口である人力遅延素子２３に人力される。６
次巡回型フィルタ部２２は入力遅延素子２３、出力遅延
素子２４と合わせて１１個の遅延素子を持ち、１５回の
乗加算で信号を帯域制限する。６次巡回型フィルタ部２
３で帯域制限された信号は６次巡回型フィルタ部２２の
出力遅延素子２４から信号を１６：１にダウンサンプリ
ングするデシメータ部２を経由して１００次巡回型フイ
ルタ２６に人力される。１００次巡回型フイルタ２６は
１００次巡回型フイルタ２６の出力遅延素子２７と合わ
せて１６個の遅延素子を持ち、２５回の乗加算で信号を
帯域制限する。１００次巡回型フイルタ２６で帯域制限
された信号は１００次巡回型フイルタ２６の出力遅延素
子２７から出力端子２８を経て出力される。本実施例で
は６次巡回型フィルタ部２３の出力遅延素子２４は６次
巡回型フィルタ部２３の出力サンプルを入力側に巡回さ
せるための６個の遅延素子の内の第１番目の機能と、１
００次巡回型フイルタ２６の人力遅延素子（図示せず）
の機能を合わせ持ち、１００次巡回型フイルタ２６の出
力遅延素子２７は１０次巡回型フィルタ２６の出力サン
プルを入力端に巡回させるための１０個の遅延素子の内
の第１番目の機能を合わせ持っている。
このように本実施例では６次巡回フィルタ部２３と１０
０次巡回型フイルタ２６の遅延素子数の合計が２７であ
り、乗加算による演算ステップ数は合計４０である。こ
れを従来の帯域制限回路における非巡回型フィルタ構成
で、本実施例と同等の帯域制限特性を持たせるには、遅
延素子数の合計が１０６、乗加算による演算ステップ数
の合計は１０５必要である。従って、本実施例の帯域制
限回路は従来と比較して、遅延素子の数で約１／イ、演
算ステップで約２７５となり、ハードウェア量、演算ス
テップ数共に大幅に減少した。この事に依り、ハードウ
ェア、演算共に他の機能を拡張する事も可能となる。
０次巡回型フイルタ２６の遅延素子数の合計が２７であ
り、乗加算による演算ステップ数は合計４０である。こ
れを従来の帯域制限回路における非巡回型フィルタ構成
で、本実施例と同等の帯域制限特性を持たせるには、遅
延素子数の合計が１０６、乗加算による演算ステップ数
の合計は１０５必要である。従って、本実施例の帯域制
限回路は従来と比較して、遅延素子の数で約１／イ、演
算ステップで約２７５となり、ハードウェア量、演算ス
テップ数共に大幅に減少した。この事に依り、ハードウ
ェア、演算共に他の機能を拡張する事も可能となる。
以上の実施例では、フィルタ部を６次と１０次の巡回型
フィルタ部を２個、デシメータ部を１個で説明したが、
必要とする帯域制限特性に応じて次数及び段数が変更さ
れ得るのは明らかである。
フィルタ部を２個、デシメータ部を１個で説明したが、
必要とする帯域制限特性に応じて次数及び段数が変更さ
れ得るのは明らかである。
（発明の効果）
以上詳細に説明したように、本発明によれば、フィルタ
部に巡回型フィルタを採用したことにより、遅延素子数
及び乗加算による演算ステップ数を大幅に低減させるこ
とができるので、回路が小型化できると共にシステム全
体の機能を拡大させることが可能となる。
部に巡回型フィルタを採用したことにより、遅延素子数
及び乗加算による演算ステップ数を大幅に低減させるこ
とができるので、回路が小型化できると共にシステム全
体の機能を拡大させることが可能となる。
第１図は本発明の一実施例を示す構成図、第２図は従来
の帯域制限回路を示すブロック図である。 ２１−・・入力端子、 ２２・・・６次巡回型フィルタ部、 ２３・・−人力遅延素子、 ２４．２７−・・入力遅延素子、 ２５−・・デシメータ部、 ２６−１０次巡回型フィルタ部、 ２８−・・出力端子。
の帯域制限回路を示すブロック図である。 ２１−・・入力端子、 ２２・・・６次巡回型フィルタ部、 ２３・・−人力遅延素子、 ２４．２７−・・入力遅延素子、 ２５−・・デシメータ部、 ２６−１０次巡回型フィルタ部、 ２８−・・出力端子。
Claims (1)
- 【特許請求の範囲】 フィルタ部と、サンプリングレートを落すデシメータ部
とを交互に多段接続させて成り、通過帯域内で遅延が一
定となるように周波数帯域を制限する線形予測用の帯域
制限回路において、 前記フィルタ部が巡回型フィルタであることを特徴とす
る帯域制限回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10463387A JPS63272116A (ja) | 1987-04-30 | 1987-04-30 | 帯域制限回路 |
| US07/186,576 US4961160A (en) | 1987-04-30 | 1988-04-27 | Linear predictive coding analysing apparatus and bandlimiting circuit therefor |
| EP88303795A EP0289285A3 (en) | 1987-04-30 | 1988-04-27 | Linear predictive coding analysing apparatus and bandlimited circuit therefor |
| CA000565457A CA1311844C (en) | 1987-04-30 | 1988-04-29 | Linear predictive coding analysing apparatus and bandlimiting circuit therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10463387A JPS63272116A (ja) | 1987-04-30 | 1987-04-30 | 帯域制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63272116A true JPS63272116A (ja) | 1988-11-09 |
Family
ID=14385849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10463387A Pending JPS63272116A (ja) | 1987-04-30 | 1987-04-30 | 帯域制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63272116A (ja) |
-
1987
- 1987-04-30 JP JP10463387A patent/JPS63272116A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896320A (en) | Filter bank for frequency demultiplexing in multiple channels | |
| US3928755A (en) | Low pass nonrecusine digital filter | |
| JPH02140009A (ja) | デジタルデシメーションフィルタ | |
| Jiang et al. | Efficient digital filtering architectures using pipelining/interleaving | |
| Roy et al. | On the order minimization of interpolated bandpass method based narrow transition band FIR filter design | |
| US4791597A (en) | Multiplierless FIR digital filter with two to the Nth power coefficients | |
| US5689449A (en) | Decimation filter | |
| US6000834A (en) | Audio sampling rate conversion filter | |
| KR20040027371A (ko) | 데시메이션 필터 및 인터폴레이션 필터 | |
| JPH0458611A (ja) | サンプリング周波数変換装置 | |
| JPS6251821A (ja) | デジタルフイルタ | |
| US5928314A (en) | Digital filter having a substantially equal number of negative and positive weighting factors | |
| GB2180114A (en) | Digital filters | |
| JPH05327409A (ja) | レート変換方法及びその変換回路 | |
| JPH0744425B2 (ja) | デイジタル濾波回路 | |
| PT85768B (pt) | Dispositivo de controlo de tonalidade de daodos amostrados | |
| JPH0770951B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0738566B2 (ja) | デイジタルフイルタ | |
| JPH0770950B2 (ja) | オクタ−ブ多重フイルタ | |
| JP2961732B2 (ja) | ディジタルフィードバック回路 | |
| JPH0246598A (ja) | 可変長シフト・レジスタ | |
| JP2883494B2 (ja) | デジタルフィルター | |
| Imai et al. | Design of two‐stage cascade FIR digital filters with coefficients of limited word‐length | |
| JP2913648B2 (ja) | 無限インパルス応答形デジタルフィルタ | |
| JPS617717A (ja) | 非巡回形デイジタルフイルタ |