JPS63280366A - マルチプロセツサシステム - Google Patents

マルチプロセツサシステム

Info

Publication number
JPS63280366A
JPS63280366A JP62114604A JP11460487A JPS63280366A JP S63280366 A JPS63280366 A JP S63280366A JP 62114604 A JP62114604 A JP 62114604A JP 11460487 A JP11460487 A JP 11460487A JP S63280366 A JPS63280366 A JP S63280366A
Authority
JP
Japan
Prior art keywords
message
ack
main processor
processor
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62114604A
Other languages
English (en)
Inventor
Yuzuru Maya
讓 真矢
Hiroshi Ota
博 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62114604A priority Critical patent/JPS63280366A/ja
Publication of JPS63280366A publication Critical patent/JPS63280366A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は、主プロセッサと複数の従プロセッサで構成さ
れるマルチプロセッサシステムに係り。
特に、主プロセッサのメツセージ再送処理に好適なプロ
セッサ間通信方式に関する。
〔従来の技術〕
従来のマルチプロセッサシステムにおけるメツセージの
再送処理方式は、「ディビス他原著、富永他共訳、コン
ピュータネットワークとプロトコル、第128〜131
頁、(コロナ社刊、昭和61年)」に記載のように、送
信側にタイマを設定し、タイマの長さは応答が通常返さ
れる時間より大きく設定し、その時間が経過しても、応
答がなければ、メツセージを再送する。
この例では、ローカルシステムと遠隔システムが1:1
で対応している場合に適用される。この方式では、ロー
カルシステムが複数の遠隔システムを制御する場合、各
遠隔システムに対して、メツセージ発行時間を記憶し、
その時点から、そのタイミング時間が経過したかどうか
チェックする方式になり、同時に、ローカルシステムが
すべての遠隔システムを制御する点について、配慮され
ていなかった。
〔発明が解決しようとする問題点〕
上記従来技術は、主プロセッサが複数の従プロセッサに
対してメツセージを送信し、メツセージを受信したすべ
ての従プロセッサからACKを受信したかどうかチェッ
クする点について配慮がされておらず、効率よくメツセ
ージの再送処理ができないという問題があった。
本発明の目的は、同時に、すべての従プロセッサについ
てメツセージ消滅およびACK消滅を検出し、効率よく
メツセージの再送処理を行うマルチプロセッサシステム
を提供することにある。
〔問題点を解決するための手段〕 上記目的は、主プロセッサが従プロセッサにメツセージ
送信を示すテーブルと従プロセッサからACK受信を示
すテーブルを設け、上記の2つのテーブル構成を同一に
し、また、タイマ割込により、主プロセッサがタイムア
ウト監視プロセスを周期的に起動し、タイムアウト監視
プロセスが、上記の2つのテーブルの排他的論理和を取
り、送信メツセージおよびACKをチェックし、消滅し
ていれば、メツセージを再送するシステムとすることに
より達成される。
〔作用〕
メツセージ送信テーブル、ACK受信テーブルおよびメ
ツセージ消滅カウンタテーブルは、それぞれ、従プロセ
ッサ毎に、メツセージ送信フラグ。
ACK受信フラグおよびメツセージ消滅カウンタを設け
る。
主プロセッサが、複数の従プロセッサに対して、メツセ
ージを送信し、メツセージ送信テーブルのメツセージ送
信フラグを1にセットする。
また、各従プロセッサは、メツセージを受信すると、通
常の処理を行い、ACKを返送する。主プロセッサは、
ACKを受信すると、ACK受信テーブルのACK受信
フラグを1にセットする。
一方、主プロセッサは、タイマ割込により、タイムアウ
ト監視プロセスを起動し、タイムアウト監視プロセスが
、メツセージ送信テーブルとACK受信テーブルの排他
的論理和を演算し、その結果がOでなければ、メツセー
ジ消滅カウンタを(+1)する。
メツセージ消滅カウンタが1である場合、タイムアウト
時間が充分数れていないと判断し、無視するが、メツセ
ージ消滅カウンタが2以上である場合、メツセージかA
CKが消滅したと判断し。
主プロセッサは、従プロセッサに対して、メツセージを
再送する。
、  〔実施例〕 第1図は、本発明の一実施例の構成を示すブロック図で
ある。本システムは、主プロセッサ1゜主メモリ2.バ
ス3.従プロセッサ51〜5n。
ローカルメモリ61〜6nおよび入出力装置71〜7n
で構成される。また、主メモリ2には、主プロセッサ1
がメツセージを送信したかどうかを示すメツセージ送信
テーブル5.ACKを受信したかどうかを示すACK受
信テーブル6、メツセージおよびACKの消滅回数を示
すメツセージ消滅カウンタテーブル7およびプロセッサ
間のメツセージ転送が正常に行われているかどうかをチ
ェックするタイムアウト監視プロセス4が存在する。
本実施例では、主プロセッサ1が従プロセッサ5i、5
i+1に対して、メツセージを送信し、そのメツセージ
またはメツセージに対するACKが消滅し、メツセージ
を再送する場合について、第2図から第3図を用いて説
明する。
第2図は、メツセージ送信テーブル5.ACK受信テー
ブル6およびメツセージ消滅カウンタテーブル7の構成
図であり、第1図に示すように、主メモリ2の中に存在
する。
メツセージ送信テーブル5とACK受信テーブル6は同
一構成であり、従プロセッサ(51〜5n)毎に1ビツ
トの情報を割当て、同じオフセット位置に、同じ従プロ
セッサ(51〜5n)の情報を格納する。
従プロセッサが51の場合、メツセージ送信テーブルに
はメツセージ送信フラグA、(11)を、ACK受信テ
ーブルにはACK受信フラグB I(13)を、メツセ
ージ消滅カウンタテーブル7には、メツセージ消滅カウ
ンタc i (14)を設ける6同様に、従プロセッサ
が51+1の場合、メツセージ送信フラグA1+1(1
0) 、 A CK受信フラグ+11+t(12)およ
びメツセージ消滅カウンタCl+s (1,5)を設け
る。
第3図は(A)〜(D)、主プロセッサと従プロセッサ
の制御フローチャート図である。
まず、主プロセッサ1は第3図(A)のように。
2つの従プロセッサ5i、5i+1に対して、メツセー
ジを送信しくステップ20)、メツセージ送信テーブル
5のメツセージ送信フラグA、(11)。
At+t(10)を1にセットする(ステップ21)。
従プロセッサ51,51+1は同図(B)のように1本
来のメツセージ受信処理を行い(ステップ22)、主プ
ロセッサ1に対して、ACKを返 。
送する(ステップ23)。
第3図(C)はACKの受信処理であり、主プロセッサ
1は、それぞれのACKに対して、ACKが正常である
かどうか判定しくステップ24)。
ACKが異常ならば、廃棄する(ステップ26)。
ACKが正常ならば、ACK受信テーブル6のACK受
信フラグB+ (13) 、 Bt+z (12)を1
にセットする(ステップ25)。
一方、主プロセッサ1は、タイマ割込により。
タイムアウト監視プロセス4を起動する。タイムアウト
監視プロセス4は同図(D>のように、上位から1バイ
ト(8ケの従プロセッサ)毎に、メツセージ送信テーブ
ル5とACK受信テーブル6の排他的論理和(E OR
)を演算する(ステップ27)。排他的論理和の演算結
果が0である場合は、主プロセッサ1がメツセージを送
信していない場合か、メツセージを送信し、ACKを受
信し、正常終了した場合なので、メツセージ送信テーブ
ル5.ACK受信テーブル6およびメツセージ消滅カウ
ンタテーブル7を初期設定する(ステップ32)。
しかし、ACKが戻らなければ、ACK受信テーブル5
のACK受信フラグBi(13L、Bs十五(12)の
値は、0であり、排他的論理和(FOR)の演算結果は
Oにならないので、メツセージ消滅カウンタテーブル7
のメツセージ消滅カウンタC1(14)、C魚+t(1
5)を(+1)する(ステップ29)、そして、メツセ
ージ消滅カウンタCt(14)、 C1+1 (15)
が、1であるかどうか判定する(ステップ30)。
メツセージ消滅カウンタC,(14)、C虞+1(15
)が1である場合、主プロセッサ1がメツセージを送信
後、直ちに、タイマ割込が発生し、充分なタイムアウト
時間を取らないで、タイムアウト監視プロセスが起動さ
れた場合であるので、メツセージの消滅と判定しない(
ステップ33)。
メツセージ消滅カウンタct (14)、C嘘+1(1
5)が2以上である場合、充分なタイムアウト時間を取
っても、ACKまたはメツセージが消滅したと判定し、
主プロセッサ1は、メツセージの再送処理を行う(ステ
ップ31)。
この結果、主プロセッサ1は、同時に、すべての従プロ
セッサ(51〜5n)との通信が正常に行われているか
どうか判定することが可能になる。
〔発明の効果〕
本発明によれば、主プロセッサとすべての従プロセッサ
間通信において、同時に、送信メツセージやACKの消
滅を検出できるので、効率よく、メツセージ再送処理を
行えるマルチプロセッサシステムを構成できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すシステム構成図、第2
図はメツセージ送信テーブルとACK受信テーブルおよ
びメツセージ消滅カウンタテーブルの構成図、第3図は
主プロセッサと従プロセッサの制御フローチャート図で
ある。 51〜5n・・・従プロセッサ、61〜6n・・・ロー
カルメモリ、71〜7Tビ・・入出力装置、10.11
・・・メツセージ送信フラグ、12,1.3・・・AC
K受信フラグ、14.15・・・メツセージ消滅カウン
タ。 第 1 図 第 2 図 7 ノ、で−シ゛ぢ℃発艮カク#77b第30

Claims (1)

    【特許請求の範囲】
  1. 1、主プロセッサと複数の従プロセッサで構成されるマ
    ルチプロセッサシステムにおいて、主プロセッサのメッ
    セージ送信を示すメッセージ送信テーブルと確認応答情
    報(ACK)の受信を示すACK受信テーブルを設け、
    これらのテーブル構成を同一とし、また、主プロセッサ
    が従プロセッサにメッセージを送信後、メッセージ送信
    テーブルのメッセージ送信フラグを1にセットし、主プ
    ロセッサが従プロセッサからACKを受信後、ACK受
    信テーブルのACK受信フラグを1にセットし、一方、
    主プロセッサがタイムアウト監視プロセスをタイマ割込
    により、周期的に起動し、タイムアウト監視プロセスが
    、メッセージ送信テーブルとACK受信テーブルの排他
    的論理和の演算により、同時に、すべての従プロセッサ
    との通信が正常に行われているか検査し、異常があれば
    、主プロセッサが該当する従プロセッサにメッセージを
    再送することを特徴とするマルチプロセッサシステム。
JP62114604A 1987-05-13 1987-05-13 マルチプロセツサシステム Pending JPS63280366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62114604A JPS63280366A (ja) 1987-05-13 1987-05-13 マルチプロセツサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62114604A JPS63280366A (ja) 1987-05-13 1987-05-13 マルチプロセツサシステム

Publications (1)

Publication Number Publication Date
JPS63280366A true JPS63280366A (ja) 1988-11-17

Family

ID=14642012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62114604A Pending JPS63280366A (ja) 1987-05-13 1987-05-13 マルチプロセツサシステム

Country Status (1)

Country Link
JP (1) JPS63280366A (ja)

Similar Documents

Publication Publication Date Title
EP0145318B1 (en) Communications method
JP2503086B2 (ja) デ―タ・リンク制御方法
EP0427502A2 (en) Programmable logic controllers
JPH0656994B2 (ja) チェックポイント・フレーム数低減方法
JPS63280366A (ja) マルチプロセツサシステム
JP3421492B2 (ja) バスのスタック監視方式
JP2996839B2 (ja) サイクリックデータ伝送方法
JPS6373740A (ja) デ−タ転送制御方式
JPH03117242A (ja) データ伝送のリトライ方法
JP2522435B2 (ja) 計算機システムの入力電文保証方式
JPS5815355A (ja) 情報伝送方式
JPH01161562A (ja) データ転送網のデータ再送方式
JPS61152142A (ja) デ−タ受渡方式
JPS6326758A (ja) 動的ポ−リングによるパケツト通信装置
JPS6053348A (ja) デ−タ転送装置におけるデ−タ再送方式
JPH04111648A (ja) データ転送システム
JPS6380359A (ja) 共有資源管理方法
JPS588008B2 (ja) 伝送制御方式
JPH0244179B2 (ja)
JPS628256A (ja) リアルタイマ設定方式
JPS62299139A (ja) 同報通信方式
JPS6072352A (ja) デ−タ伝送方式
JPH0363769B2 (ja)
JPH03102553A (ja) コンピュータ通信の応答確認方式
JPS62279435A (ja) 分散形プロセツサシステム