JPS63284890A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JPS63284890A JPS63284890A JP11881687A JP11881687A JPS63284890A JP S63284890 A JPS63284890 A JP S63284890A JP 11881687 A JP11881687 A JP 11881687A JP 11881687 A JP11881687 A JP 11881687A JP S63284890 A JPS63284890 A JP S63284890A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- solder
- printed wiring
- electronic components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は１本体部の端面及び下面に多数の面付実装用リ
ード及び支持パターンをそれぞれ有する電子部品（半導
体ＩＣ）を印刷配線基板に実装する方法に関するもので
ある。
ード及び支持パターンをそれぞれ有する電子部品（半導
体ＩＣ）を印刷配線基板に実装する方法に関するもので
ある。
従来、本体部の端面に多数の面付実装用接続端子を有す
る電子部品を、印刷配線基板に実装する場合には、例え
ば特公昭６０−５８６００号公報に記載されているよう
に、電子部品の接続端子と印刷配線基板上の導電箔とを
半田を介して接合することにより、電子部品と印刷配線
基板とを一体に結合していた。
る電子部品を、印刷配線基板に実装する場合には、例え
ば特公昭６０−５８６００号公報に記載されているよう
に、電子部品の接続端子と印刷配線基板上の導電箔とを
半田を介して接合することにより、電子部品と印刷配線
基板とを一体に結合していた。
上記従来例では、電子部品の接続端子と印刷配線基板の
導電箔とを半田を介して接合することにより、印刷配線
基板の表裏両面に電子部品をそれぞれ実装する場合、前
記一方面（例えば裏面）に電子部品を実装する際に、先
に前記他方面（例えば表面）に実装した電子部品の半田
が再溶融するため、該表面の電子部品はは（離して落下
するという問題があった。
導電箔とを半田を介して接合することにより、印刷配線
基板の表裏両面に電子部品をそれぞれ実装する場合、前
記一方面（例えば裏面）に電子部品を実装する際に、先
に前記他方面（例えば表面）に実装した電子部品の半田
が再溶融するため、該表面の電子部品はは（離して落下
するという問題があった。
本発明は、印刷配線基板の裏面（又は表面）に電子部品
を実装する場合に、先に該基板の表面（又は裏面）に実
装した別個の電子部品が、その接合半田の再溶融により
、印刷配線基板からはくして落下するのを防止すること
ができる電子部品の実装方法を提供することを目的とす
る。
を実装する場合に、先に該基板の表面（又は裏面）に実
装した別個の電子部品が、その接合半田の再溶融により
、印刷配線基板からはくして落下するのを防止すること
ができる電子部品の実装方法を提供することを目的とす
る。
上記問題点は、電子部品の端面に取付けた面付実装用リ
ード及び該電子部品に設けた支持パターンに、印刷配線
基板上に設けたリードパターン及び保持パターンをそれ
ぞれ対向させ、該対向部を半田を介して接合することに
より、前記電子部品と印刷配線基板を一体化することに
より解決される。
ード及び該電子部品に設けた支持パターンに、印刷配線
基板上に設けたリードパターン及び保持パターンをそれ
ぞれ対向させ、該対向部を半田を介して接合することに
より、前記電子部品と印刷配線基板を一体化することに
より解決される。
電子部品の端面及び下面にそれぞれ設げたリード及支持
パターンと、これらに対向するように印刷配線基板に設
けたリードパターン及び保持パターンを半田により接合
して一体化する。この際、半田の表面張力は、再リフロ
一時に電子部品がはく離しない所定の力となるため、作
業中に電子部品が落下する恐はない。
パターンと、これらに対向するように印刷配線基板に設
けたリードパターン及び保持パターンを半田により接合
して一体化する。この際、半田の表面張力は、再リフロ
一時に電子部品がはく離しない所定の力となるため、作
業中に電子部品が落下する恐はない。
以下、本発明の一実施例を図面について説明する。
第１図において、電子部品（以下、半導体と称す）１は
、その本体部の両端面に実装兼電気接続をつかさどる２
状のリード２が多数段けられ、かつ本体部下面に支持パ
ターン７が設けられている。
、その本体部の両端面に実装兼電気接続をつかさどる２
状のリード２が多数段けられ、かつ本体部下面に支持パ
ターン７が設けられている。
印刷配線基板３は、その表裏両面上の前記リード２及び
支持パターン７に対向する位置に、リードパターン４及
び保持パターン６をそれぞれ設けた構成からなる。
支持パターン７に対向する位置に、リードパターン４及
び保持パターン６をそれぞれ設けた構成からなる。
上記リードパターン４及び保持パターン６上に半田ペス
ートを印刷で施した後に、該パターン４゜６に対向して
半導体１のリード２及び支持パターン７を配置し、印刷
配線基板３上に半導体１を搭載する。ついで、リフロー
を行って半田５により半導体１と印刷配線基板３を接合
して一体に結合する。
ートを印刷で施した後に、該パターン４゜６に対向して
半導体１のリード２及び支持パターン７を配置し、印刷
配線基板３上に半導体１を搭載する。ついで、リフロー
を行って半田５により半導体１と印刷配線基板３を接合
して一体に結合する。
この場合、上記リード２とリードパターン４の接合部及
び支持パターン７と保持パターン６の接合部の綜合接合
面積は、半田５の溶融状態において半導体１の自重の３
倍以上の表面張力を発生するように設定されている。
び支持パターン７と保持パターン６の接合部の綜合接合
面積は、半田５の溶融状態において半導体１の自重の３
倍以上の表面張力を発生するように設定されている。
次に第２図に示すように印刷配線基板３の裏面又は表面
に、別個の半導体８を半田５及び接続パターン９を介し
てリフローなどにより半田付けする。このように別個の
半導体８を実装するために、リフロー例えばペーパーリ
フロー炉を通しても、印刷配線基板３上の半導体１を固
定する半田５の表面張力により、半導体１は保持されて
いるから、はく離して落下する恐れがない。その理由を
次に詳述する。
に、別個の半導体８を半田５及び接続パターン９を介し
てリフローなどにより半田付けする。このように別個の
半導体８を実装するために、リフロー例えばペーパーリ
フロー炉を通しても、印刷配線基板３上の半導体１を固
定する半田５の表面張力により、半導体１は保持されて
いるから、はく離して落下する恐れがない。その理由を
次に詳述する。
前述したように半導体１は、リード２、半田５及びリー
ドパターン４を介して印刷配線基板３に実装兼電気接続
されると共に、本体部の支持パターン７、半田５及び保
持パターン６を介して印刷配線基板３に固定されている
。前記半田５の表面張力は、下記（１）式で示され、再
リフロ一時には半導体１がはく離して落下するのを防ぐ
作用をする。
ドパターン４を介して印刷配線基板３に実装兼電気接続
されると共に、本体部の支持パターン７、半田５及び保
持パターン６を介して印刷配線基板３に固定されている
。前記半田５の表面張力は、下記（１）式で示され、再
リフロ一時には半導体１がはく離して落下するのを防ぐ
作用をする。
ただし、Ｔｇ：表面張力（ｇｒ）、ｔ：半田の周囲長（
ｃＷｌ）、を二重力加速度（創／−２）、ｆ３：溶融半
田の表面張力（ａｙｎｅ／ｃｍ）実験の結果によると、
安全率（＝半田の表面張力／電子部品の重量）が３以上
であれば１作業中に半導体１がはく離して落下するのを
防止することが可能である。
ｃＷｌ）、を二重力加速度（創／−２）、ｆ３：溶融半
田の表面張力（ａｙｎｅ／ｃｍ）実験の結果によると、
安全率（＝半田の表面張力／電子部品の重量）が３以上
であれば１作業中に半導体１がはく離して落下するのを
防止することが可能である。
例えば、Ｓ ＯＰ （Ｓｍａｌｌ ０ｕｔ−１ｉｎｅ
Ｐａｃｋａｇｅ）型１４ビンＩＣの重量は（Ｌ ２ ｇ
ｒである。そこで。
Ｐａｃｋａｇｅ）型１４ビンＩＣの重量は（Ｌ ２ ｇ
ｒである。そこで。
安全率を３に設定すると、半田溶融温度２５５℃では半
田の表面張力がａ６ｇｒとなり、かつ、半田の周囲長さ
は１２■となる。又前記ＳＯＰ屋ＩＣのモールドの本体
部は、幅５．５■×長さ１０■である。これらより該本
体部ＫＡ８■φの半田接合部を設ければ、前記ＳＯ２型
ＩＣが再リフロ一時にはく離して落下するのを防止でき
る。
田の表面張力がａ６ｇｒとなり、かつ、半田の周囲長さ
は１２■となる。又前記ＳＯＰ屋ＩＣのモールドの本体
部は、幅５．５■×長さ１０■である。これらより該本
体部ＫＡ８■φの半田接合部を設ければ、前記ＳＯ２型
ＩＣが再リフロ一時にはく離して落下するのを防止でき
る。
以上説明したように１本発明によれば、印刷配線基板の
表裏両面に電子部品を実装する場合、該基板の一面に電
子部品を後から実装するに際し、該基板の他面に先に実
装した別個の電子部品が、その接合半田の再溶融により
、該基板からはく離して落下する従来の欠点を除去する
ことができる。
表裏両面に電子部品を実装する場合、該基板の一面に電
子部品を後から実装するに際し、該基板の他面に先に実
装した別個の電子部品が、その接合半田の再溶融により
、該基板からはく離して落下する従来の欠点を除去する
ことができる。
又、電子部品の本体部を半田により印刷配線基板に実装
したため、加熱時に熱膨張係数差による高さ方向の熱ス
トレスを発生しないので、電子部品が破損するのを防止
することができる。
したため、加熱時に熱膨張係数差による高さ方向の熱ス
トレスを発生しないので、電子部品が破損するのを防止
することができる。
第１図は本発明の一実施例を示す斜視図、第２図は本発
明の別の実施例を示す正面図である。 符号の説明 １．８・・・・・・電子部品、２・・・・・・リード、
３・・・・・・印刷配線基板、４・・・・・・リードパ
ターン、５・・・・・・半田、６・・・・・・保持ハタ
ーン、７・・・・・・支持パターン。 代理人 弁理士 小川勝男 ゛ 、−ノ ３−２１西乙緯、蒸ヰｔ ６ Ｑま弁バプーン
ｑ 撞本先パターン」２図
明の別の実施例を示す正面図である。 符号の説明 １．８・・・・・・電子部品、２・・・・・・リード、
３・・・・・・印刷配線基板、４・・・・・・リードパ
ターン、５・・・・・・半田、６・・・・・・保持ハタ
ーン、７・・・・・・支持パターン。 代理人 弁理士 小川勝男 ゛ 、−ノ ３−２１西乙緯、蒸ヰｔ ６ Ｑま弁バプーン
ｑ 撞本先パターン」２図
Claims (2)
- （１）電子部品の端面に取付けた面付実装用リード及び
該電子部品の下面に設けた支持パターンに、印刷配線基
板上に設けたリードパターン及び保持パターンをそれぞ
れ対向させ、該対向部を半田を介して接合することによ
り、前記電子部品と印刷配線基板を一体化することを特
徴とする電子部品の実装方法。 - （２）上記電子部品と印刷配線基板の接合部の面積を、
半田の溶融状態において電子部品の自重の３倍以上の表
面張力を発生するこうに設定したことを特徴とする特許
請求の範囲第１項記載の電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11881687A JPS63284890A (ja) | 1987-05-18 | 1987-05-18 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11881687A JPS63284890A (ja) | 1987-05-18 | 1987-05-18 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63284890A true JPS63284890A (ja) | 1988-11-22 |
Family
ID=14745848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11881687A Pending JPS63284890A (ja) | 1987-05-18 | 1987-05-18 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63284890A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5169056A (en) * | 1992-02-21 | 1992-12-08 | Eastman Kodak Company | Connecting of semiconductor chips to circuit substrates |
| FR2724054A1 (fr) * | 1994-06-09 | 1996-03-01 | Samsung Electronics Co Ltd | Structure de montage de boitier semiconducteur |
| EP0656741A3 (en) * | 1993-12-01 | 1996-08-28 | Mitsubishi Electric Corp | Semiconductor packaging. |
| EP0835047A3 (en) * | 1996-10-02 | 1999-12-01 | Matsushita Electric Industrial Co., Ltd. | RF-driven semiconductor device |
-
1987
- 1987-05-18 JP JP11881687A patent/JPS63284890A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5169056A (en) * | 1992-02-21 | 1992-12-08 | Eastman Kodak Company | Connecting of semiconductor chips to circuit substrates |
| EP0656741A3 (en) * | 1993-12-01 | 1996-08-28 | Mitsubishi Electric Corp | Semiconductor packaging. |
| FR2724054A1 (fr) * | 1994-06-09 | 1996-03-01 | Samsung Electronics Co Ltd | Structure de montage de boitier semiconducteur |
| EP0835047A3 (en) * | 1996-10-02 | 1999-12-01 | Matsushita Electric Industrial Co., Ltd. | RF-driven semiconductor device |
| US6046501A (en) * | 1996-10-02 | 2000-04-04 | Matsushita Electric Industrial Co., Ltd. | RF-driven semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10135267A (ja) | 実装基板の構造及びその製造方法 | |
| JP3813767B2 (ja) | 樹脂製配線基板及びその製造方法 | |
| JPS617692A (ja) | 導体ピンの固着方法および導体ピン固着のプリント配線板 | |
| JPS59194498A (ja) | チツプ状電子部品のキヤリヤテ−プ | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JPS59188996A (ja) | 電子部品の実装方法 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPS63283001A (ja) | チップ電子部品 | |
| JPS61263191A (ja) | 電子部品の実装方法 | |
| JPH09153562A (ja) | パッド・エリア・アレイ・パッケージにソルダ・ボールを取り付ける方法 | |
| JP2755087B2 (ja) | 着脱治具 | |
| JPH01286384A (ja) | パッケージの取付構造 | |
| JPS6262533A (ja) | 半導体素子の高密度実装方法 | |
| JPS63299855A (ja) | ハンダ付け方法 | |
| JPS631093A (ja) | 電子部品搭載用基板装置 | |
| JPS6355189B2 (ja) | ||
| JPS62260393A (ja) | 両面プリント配線板 | |
| JPS63211655A (ja) | 半田埋め込みレジストシ−ト | |
| JPS58137293A (ja) | 回路部品実装方法および回路部品実装基板 | |
| JPH09139561A (ja) | 半導体チップ搭載用キャリアフィルム又はフレキシブル基板へのチップ型電子部品の実装構造及び実装方法 | |
| JP2002076566A (ja) | 電子部品の実装構造及び電子部品の実装方法 | |
| JPS6062191A (ja) | チツプキヤリアのはんだ付方法 | |
| JPH04370995A (ja) | Ｐｇａ型電子部品の面実装方法 | |
| JPS59175791A (ja) | チツプ部品の実装位置合せ方法 |