JPS63287889A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、グラフインクディスプレイ装置及びワークス
テーション及び、その他のＯＡ、ＦＡ用のディスプレイ
に関し、特に、グラフインク表示機能を有するディスプ
レイ上でマルチウィンドウ表示を可能とした装置に関す
る。

〔発明の概要〕

本発明は、複数のウィンドウのディスプレイ上の表示位
置の管理及び、各々のウィンドウの表示優先順位の管理
及び、画像メモリから表示情報を読み出す為の読み出し
アドレスの発生を、ディスプレイの走査周期に同期して
行う事により、マルチウィンドウ表示を行えるようにし
た。

〔従来の技術〕

最近のグラフインク表示装置の発達にともない表示装置
の画面上に幾つかのウィンドウを用意し、一台の表示装
置上で数台骨の表示装置の処理を同時に進行する事を可
能とする、マルチウィンドウシステムが利用されるよう
になってきた。

現在主流となっているマルチウィンドウシステムは、い
づれもソフトウェアにより、画面と１対１に対応する画
像メモリ上に、画像メモリの重ね書き効果を利用してマ
ルチウィンドウの表示状態を作り上げた上、表示装置の
走査に従って画像メモリ内の情報を全て読み出して表示
するという手段により実現している。

〔発明が解決しようとする問題点〕

従来の方法でマルチウィンドウを実現する場合、表示中
のウィンドウの優先順位や表示位置を変更すると、画像
メモリ中のウィンドウの情報を書き直さなければならな
い。従って、プロセッサの負荷が高まり処理能力及び、
応答性の低下を招く結果となる。更に、書き換え期間に
於ける画像の乱れを防ぐ為、表示期間外の時間内に書き
換えなければならない。通常、ＣＲＴの表示期間外の時
間はおよそ１６ｍ５と短い為、この期間に書き換えよう
とすると、書き換え期間が冗長となり好ましくない。こ
の期間を短縮する為の手法としてダブルバッファ法がす
でに実現されているが、倍の画像メモリを用意する必要
がある為、ハードウェア量が増大する。

よって、プロセッサの負荷に与える影響が少なく、応答
性の良いマルチウィンドウシステムの提供が必要である
。

〔問題点を解決するための手段〕

従来の問題点を解決するために、本発明は表示装置を複
数個のウィンドウの表示位置を記憶し、前記ディスプレ
イの走査に同期して前記ウィンドウの表示タイミングを
発生する手段と、前記ウィンドウの表示タイミングに同
期して各々のウィンドウの表示情報が記憶される前記画
像メモリ上の各々のウィンドウのアドレスを発生する手
段と、前記複数個のウィンドウの優先順位を保持し、前
記ウィンドウの表示タイミングと前記優先順位に従って
、最も優先順位の高いウィンドウの表示タイミングを選
択する手段と、前述の各々のウィンドウのアドレスから
、最も優先順位の高いウィンドウに相当するアドレスを
前述の表示タイミングに応じてう・ツチする手段と、前
述のウィンドウの表示タイミングから、前記画像メモリ
に対する割り込み要求信号を発生する手段と、前述のラ
ッチされたアドレスと、前述の割り込み要求信号との一
４＝ 位相制御を行う手段と、前述の一連のユニットの動作を
制御する為のマイクロプログラムを記憶する手段と、前
記マイクロプログラムのアドレス制御、読み出し及び、
各ユニットへの制御情報の伝達を制御する手段とを含む
構成とした。

〔作用〕

前述のウィンドウの表示タイミングの発生手段は、重な
り合った複数個のウィンドウの各々の表示タイミングを
発生し、又前述のウィンドウのアドレスの発生手段は、
前記ウィンドウの表示タイミングに同期して、各々のウ
ィンドウの表示情報が記憶される画像メモリ上のアドレ
スを発生し、又、前述のウィンドウの表示タイミングを
選択する手段は、前記複数個のウィンドウの各々の表示
タイミングから最も優先順位の高いウィンドウの表示タ
イミングを選択し、又、前述のアドレスをラッチする手
段は、前記各々のウィンドウのアドレスから最も優先順
位の高いアドレスを、前記表示タイミングの選択手段に
よって、選択されたりイミングにより選択し、前述の割
り込み要求を発生する手段は、前記ウィンドウの表示タ
イミングから前記画像メモリに対する読み出し要求信号
を発生し、又、前述の位相制御を行う手段は、前述のラ
ッチされたアドレスと、前述の割り込み要求信号との位
相を制御し、前述のマイクロプログラムの記憶手段は、
前記一連のユニットの動作を制御するマイクロプログラ
ムを記憶し、前述のアドレス制御及び制御情報の伝達手
段は、前記マイクロプログラムの読み出しアドレスの制
御及び、前記一連のユニットの制御情報の伝達を行う。

〔実施例〕

以下、本発明の一実施例を図面に基づき説明する。第１
図は本発明における表示装置の構成図を示すものである
。

図中、制御線ａはグラフインクディスプレイの表示系全
体を制御するグラフィックプロセッサと本ユニット間の
データのやりとりを行うデータバスであり、本ユニット
内部のレジスタ及びメモリの読み書きはこれを経由して
行われる。レジスタ書き込み制御装置１は、制御プログ
ラムメモリ２へのプログラムの書き込み、読み出し制御
とウィンドウタイミング発生装置４、ウィンドウ優先順
位制御装置６、アドレス発生装置５の内部にある各レジ
スタの初期化を制１ｖＡｂを経由して行う。

ｔｔｄｌ？卸プログラムメモリ２はシーケンサ３にバス
ｄを通して制御プログラムを伝達する。シーケンサ３は
、制御線ｃ、ｔ、ｕとして入力される状態入力に従って
、制御プログラムメモリ２に読み出しアドレスを制御線
ｅを通して入力し、又、ウィンドウタイミング発生装置
４及び、ウィンドウ優先順位制御装置６及び、読み出し
要求信号発生装置９及び、アドレス発生装置５に制御線
ｅ、ｆを通して実行制御信号を入力する。ウィンドウタ
イミング発生装置４は、シーケンサ３からの実行制御命
令に従って内部のレジスタに記憶されたパラメータの演
算を行い、ウィンドウの表示タイミングを発生し、制御
線Ｃを通してシーケンサ３及びウィンドウ優先順位制御
装置６に伝達する。

アドレス発生装置５は、シーケンサ３からの実行制御命
令に従って内部のレジスタに記憶されたパラメータの演
算を行いウィンドウ内の画像情報の読み出しアドレスを
発生してバスｉを経由してアドレスラッチ７に伝達する
。ウィンドウ優先順位制御装置６は、ウィンドウタイミ
ング発生装置４で発生した表示タイミングと内部のレジ
スタに記憶されるウィンドウの優先順位に従ってウィン
ドウ表示タイミングを新たに発生して読み出し要求信号
発生装置９に制御線ｇを通して入力する。

又、ウィンドウアドレスのラッチタイミングを発生して
、アドレスラッチ７に制御線ｇを経由して入力する。ア
ドレスラッチ７は、アドレス発生装置５で発生したアド
レスをウィンドウ優先順位制御装置６で発生したアドレ
スラッチタイミングに従ってラッチする。ラッチの出力
はバスｊを通してパイプラインレジスタ８に伝達される
。読み出し要求信号発生装置９は、ウィンドウ優先順位
制御装置６で発生した表示タイミングに従って読み出し
要求を発生し、画像メモリ制御装置１０に制御線ｌを通
して伝達する。パイプラインレジスタ８は、読み出し要
求信号発生装置９で発生した読み出し要求信号とアドレ
スラッチ７からのアドレスとの位相を制御する。位相制
御後のアドレス出力はバスｋを経由して画像メモリ制御
装置１０に入力される。画像メモリ制御装置１０は、読
み出し要求信号と読み出しアドレスを受けて画像メモリ
１１に対する読み出しアドレスを制御線ｎを通して出力
する。画像メモリ１１は、読み出しアドレスの示すアド
レス上の画像データを読み出しシフトレジスタ１２に制
御線Ｏを経由して入力する。シフトレジスタ１２は、画
像メモリ１１から並列に読み出された画像データを直列
のデータに変換してルックアップテーブル（以後ＬＵＴ
と呼ぶ）１３に入力する。

ＬＵＴ１３は、入力された画像データ色・輝度などの情
報を付加してＣＲＴ１３に信号線ｑを経由して入力され
る。ＣＲＴ１３は、画像データを表示する。

上記構成によるＣＲＴ１３のディスプレイ画面上のマル
チウィンドウの表示例と、ウィンドウタイミング発生の
為のパラメータと、ディスプレイの表示タイミングの基
本信号である水平同期信号（以後Ｈｓｙｎｃと呼ぶ）垂
直同期信号（以後Ｖｓｙｎｃと呼ぶ）の関係を第２図に
示す。図は、表示領域り上に４つのウィンドウＷ１〜Ｗ
４が優先順位Ｗ１　＞Ｗ２　＞Ｗ３　＞Ｗ４　（＞は、
左側が右側より優先順位が高い事を示す）に従ってマル
チウィンドウ表示されたものである。パラメータＶＤＷ
Ｉ〜ＶＤＷ４はＶｓｙｎｃの立上がりから各ウィンドウ
の表示開始走査線（以後ラスタと呼ぶ）の１本前のラス
ク迄のラスタの本数を設定する。垂直のバックポーチは
ラスタ数として与えられるのでパラメータ中に含める。

ＨＤＷＩ　〜ＨＤＷ４はＨｓｙｎｃの立上がりから各ウ
ィンドウの表示開始位置迄のワード数を設定する。水平
側のバンクポーチはワード単位の分割が可能である。本
実施例では、３２画素を１ワードとして計算し、６０Ｈ
ｚノーインクレースの表示装置を使用している為、ビク
セルの表示レートを９．３ｎｓｅｃ／ピクセルとして、
およそ３００ＩＩＩＢ／ワードのスピードで実現した。

ピクセルレートが変わった場合でも実現可能である事は
断るまでもない。パラメータＷ１ｙ＝Ｗ４ｙは、各々の
ウィンドウの垂直方向の表示幅をラスタの本数で設定す
る。パラメータＷｌｘ−Ｗ４ｘは、各々のウィンドウの
水平方向のパラメータをワード単位に設定する。

簡単の為１個のウィンドウＷ１に着目してウィンドウの
表示の為のパラメータの制御の方法を説明する。各々の
パラメータはあらかじめＶｓｙｎｃの期間中にマイクロ
プロセッサなどからハスａを通してウィンドウタイミン
グ発生装置４及びアドレス発生装置５ヘロードされる。

又、内部の各ブロックを制御する為のマイクロプログラ
ムは、本装置が動作を開始する前にマイクロプロセッサ
などからバスａを通して前記制御プログラムメモリ２ヘ
ロードされる。

簡単の為１個のウィンドウＷ１に着目してウィンドウの
表示の為のパラメータ制御方法を説明する。第２図で、
垂直同期信号Ｖｓｙｎｃが立上がった後、ＶＤＷＩをＨ
ｓｙｎｃ　”　Ｌ　”の期間に毎回１回ずつカウントダ
ウンする。これは第３図、４．５のループの制御である
。ＶＤＷＩがゼロになると、次のＨｓｙｎｃの立上がり
から、ｌワードサイクルに１回ずつＨＤＷＩをカウント
ダウンする。これは、第３図９のループの制御であるＨ
　Ｄ　Ｗ’ｌがゼロになると、次のワードサイクルから
Ｗｌｘを１ワードサイクルに１回１ずつカウントダウン
する。これは、第３図１１のループの制御である。Ｗｌ
ｘがカウントダウンされている間ウィンドウＷ１のウィ
ンドウフラグが出力される。第３図１０に示す制御であ
る。Ｗｌｘがゼロになると次のＨｓｙｎｃ迄ウィンドつ
Ｗ１のパラメータに関する演算は行われない。Ｈｓｙｎ
ｃがＬの期間にＷｌｙが１カウントダウンされ、Ｈｓｙ
ｎｃの立上がりからＨＤＷＩ、ＷＩＸ、ウィンドウフラ
グに関して前記同様の処理がｗ１ｙ＝ｏとなるラスク迄
行われる。この一連の制御は第３図７〜１０のループで
示す制御である。

以上の処理は、第１図のウィンドウタイミング発生装置
４で実行される。又、以上のパラメータの処理は前述の
ように第３図のフローチャートに示され、フローチャー
ト中のＶＤＷＩ、Ｗｌｙのロードの２つの項目は、第１
図のウィンドウフラグング発生装置４内でレジスタ等か
らパラメータ等のカウントダウンをするカウンタ等への
ロードを示す。

第１図のアドレス発生装置５にはあらかじめウィンドウ
の最初の１ワードに表示すべきデータの記憶されている
画像メモ１月１中のワード単位のアドレスがロード、記
憶されている。このアドレスをウィンドウスタートアド
レスＷＳＩと呼ぶ。前記ウィンドウタイミング発生装置
４でのパラメータ処理に於いて、ＨＤＷＩがゼロとなっ
た次のサイクルからＷｌｘがゼロとなる迄の期間、即ち
ウィンドウフラグが出力されている期間中、前記ＷＳ１
が１ワードに１ずつインクリメントされ出力される。ウ
ィンドウフラグの出力が停止するとアドレスの演算及び
出力も停止する。更に、次のＨｓｙｎｃがＬの期間中に
次のラスク上の最初のアドレスが計算され保持される。

このアドレスは、次にＨＤＷＩがゼロとなった次のサイ
クルからウィンドウフラグが出力されている期間１ワー
ドに１回インクリメントされ出力される。以上の処理を
Ｗ１ｙがゼロとなるラスク迄繰り返す事によりウィンド
ウフラグに表示すべき全ワードアドレスをラスタの走査
に同期して発生出力し、更に画像メモリ制御装置１０及
び画像メモ１月１より、シフトレジスタ１２、ＬＵＴ１
３を経由してＣＲＴにウィンドウＷ１が表示される。こ
こで、前記画像メモリ表示装置１ｋ　シフトレジスタ１
２、ＬＵＴ１３、ＣＲＴ等の動作は、従来技術によるた
め詳しい説明を省略する。

次に、表示するウィンドウが４枚になった場合の本装置
の動作を説明する。第１図の内部クロック発生装置１５
から第４図のＤＣＩ、ＤＣ２が出力される。ＤＣＩは、
本装置の内部で行われる処理の基本サイクルであり、Ｄ
Ｃ２はその倍のサイクルである。ＤＣＩ、ＤＣ２は第１
図の制御線Ｓに出力されウィンドウタイミング発生袋Ｍ
４、アドレス発生装置５、シーケンサ３などに入力され
る。

第２図に表示される各々のウィンドウＷｌ、Ｗ２、Ｗ３
．Ｗ４は、ＤＣＩ、ＤＣ２（７）２本ノタイミングで決
まる４つのサイクルＳ１．Ｓ２．Ｓ３゜Ｓ４に割り当て
られ、毎回同じサイクルで処理される。本装置では第４
図に示すように、ＷｌをＳｌに、Ｗ２をＳ２に、Ｗ３を
Ｓ３に、Ｗ４をＳ４に割り当てる。第１図のウィンドウ
タイミング発生装置４では、各ウィンドウの表示位置を
制御するパラメータ、第２図のＶＤＷ及びＨＤＷがゼロ
になるとゼロになったウィンドウのフラグを出力する。

各ウィンドウのフラグは、ＷｌがＷＩＦ。

Ｗ２がＷ２Ｆ、Ｗ３がＷ３Ｆ、Ｗ４がＷ４Ｆとして各々
、第４図に示すように出力され、ウィンドウのスキャン
ライン上の表示期間中状態を保持する。第４図のように
フラグが出力される場合は、４枚のウィンドウがスキャ
ンライン上の同位置から表示される様に設定した場合で
ある。ウィンドウフラグは制御線Ｃを通してシーケンサ
３及びウィンドウ優先順位制御装置６に通知される。シ
ーケンサ３は、制御線Ｃを通して入力されるウィンドウ
フラグ及び制御線ｄを通して制御プログラムメモリ２よ
り通知される制御命令を参照して、アドレス発生装置５
の制御命令を制御線ｅを通して一１５＝ 通知する。アドレス発生装置５は、制御線ｅを通して入
力される制御命令と制御線Ｓを通して入力される制御タ
イミングである第４図のＤＣＩ、ＤＣ２に従って画像メ
モ１月１の読み出しアドレスを発生する。各々のウィン
ドウの読み出しアドレスの発生もＤＣＩ、ＤＣ２によっ
て決まる４つのサイクルに割り当てられる。本装置では
、第４図に示すように、Ｗｌのアドレス処理サイクルが
ＡＤｌ、Ｗ２がＡＤ２．Ｗ３がＡＤ３．Ｗ４がＡＤ４に
各々割り当てられ、各々のサイクルで各々のサイクルに
対応したウィンドウの読み出しアドレスが算出され、制
御線ｉに出力される。出力されるタイミングは、第４図
ＡＤＥＸＣである。第２図のウィンドウ優先順位制御装
置６は、あらかじめレジスタ書き込み制御装置１から制
御線すを通し′て書き込まれた優先順位と制御線Ｃから
入力されるウィンドウフラグを参照し、フラグの立って
いるウィンドウのうち最も優先順位の高いウィンドウを
決定する。更に、同装置６は、決定したウィンドウのア
ドレスラッチ信号を発生し、制御線ｅを通してアドレス
ラッチ７に通知する。

アドレスラッチ信号は、第４図に示すようにＷｌの場合
ＷＩＬＥ、Ｗ２の場合Ｗ２ＬＥ、Ｗ３の場合Ｗ３ＬＥ、
Ｗ４の場合Ｗ４ＬＥとなる。これらの各々のうちの１つ
の信号が第３図の制御線Ｇに出力され、アドレスラッチ
７では、アドレス発生装置７より第４図のＡＤＥＸＣの
ように発生したアドレスＡＤＩ、ＡＤ２．ＡＤ３．ＡＤ
４のうち最も優先順位の高いウィンドウのアドレスのみ
がラッチされ出力される。

第４図では、Ｗｌが最も優先順位の高いウィンドウであ
った場合のアドレスラッチ状態をＡＤＬプラインレジス
タ８は、制御線ｉより入力されたアドレスを画像メモリ
制御装置１０に出力するタイミングを制御する。第１図
の読み出し要求発生装置１０は、ウィンドウ優先順位制
御装置６から制御線Ｖを通して送られるウィンドウ表示
開始信号を参照して、画像メモリの読み出し要求信号を
発生し、制御線ｌを通して画像メモリ制御装置１０に通
知する。画像メモリ制御装置ＩＱ、画像メモリＩｆ、シ
フトレジスタ１２、ＬＵＴ１３は、従来技術により制御
線ｋを通して送られる読み出しアドレスの情報を読み出
し、制御線Ｐを通してＣＲＴ１４に通知し、ＣＲＴ１４
の画面上に表示する。

以上の処理を、各々のウィンドウの横幅ＷＸ及び、縦方
向幅すなわちウィンドウ内に含まれるスキャンラインの
本数Ｗｙが０となる迄繰り返すことにより、マルチウィ
ンドウ表示が実現される。

ウィンドウタイミング発生装置４及びアドレス発生装置
５は、Ｗｌ、Ｗ２．Ｗ３．Ｗ４の各々のタイミング及び
アドレスを独立に記憶する手段を有して居り、第４図に
示したように各々独立したサイクルを有している為、ウ
ィンドウが重なった場合でも相互に影響し合うことなく
マルチウィンドウ表示が実現できる。

〔発明の効果〕

以上説明したようなマルチウィンドウの発生手段により
、従来技術のようにウィンドウの内容。

大きさ１位置、優先順位などを変更する度に、画像メモ
リの内容を書き換えることなく容易にマルチウィンドウ
表示が可能となる。これにより、ＣＰＵ負荷が従来技術
に比べ大きく軽減できる。

又、各々のウィンドウの発生が独立に制御される事によ
り、第１図に示すような大小のウィンドウが重なり合い
、小さなウィンドウが大きなウィンドウに含まれるよう
な場合でも、数個のバラメードウの大きさ、表示位置等
を変える事が可能である事から、パラメータの書き換え
に要する時間が短時間で済み、表示期間、無表示期間を
問わず、書き換えが可能な為、ソフトウェア負荷が更に
軽減される。

又、前述の様に各ウィンドウの処理サイクルが分割され
ている事と、パラメータの独立記憶により、かくれたウ
ィンドウ部分のアドレス保持、アドレス再計算等をしな
くて済む為、Ｈ／Ｗ自体も複雑化せずに済み、トラブル
の軽減等につながる。

【図面の簡単な説明】

第１図は、本装置の実施例を示すブロック図であり、第
２図は、本発明の表示例と、実施例にて使用するパラメ
ータと表示ウィンドウとの関係を表す説明図、第３図は
、ウィンドウＷ１のみの場合の動作シーケンスを表すフ
ローチャート図であり、第４図は、本装置のウィンドウ
制御にかかわる主な信号のタイミングチャート図である
。 ■・・・レジスタ書き込み制御装置 ２・・・制御プログラムメモリ ３・・・シーケンサ ４・・・ウィンドウタイミング発生装置５・・・アドレ
ス発生装置 ６・・・ウィンドウ優先順位制御装置 ７・・・アドレスラッチ ８・・・パイプラインレジスタ ９・・・読み出し要求信号発生装置 １０・・・画像メモリ制御装置 １１・・・画像メモリ １２・・・シフトレジスタ １３・・・ＬＵＴ　（ルックアップテーブル）１４・・
・ＣＲＴ Ｉ５・・・内部クロック発生装置 以上

Claims (1)

1. 【特許請求の範囲】 各種の表示情報を記憶保持する画像メモリから、ディス
   プレイの走査周期に同期して前記画像メモリの内容を読
   み出し、表示するディスプレイに於いて、 複数個のウィンドウの表示位置を記憶し、前記ディスプ
   レイの走査に同期して前記ウィンドウの表示タイミング
   を発生する手段と、 前記ウィンドウの表示タイミングに同期して、各々のウ
   ィンドウの表示情報が記憶される、前記画像メモリ上の
   各々のウィンドウのアドレスを発生する手段と、 前記複数個のウィンドウの優先順位を保持し、前記ウィ
   ンドウの表示タイミングと前記優先順位に従って、最も
   優先順位の高いウィンドウの表示タイミングを選択する
   手段と、 前述の各々のウィンドウのアドレスから、最も優先順位
   の高いウィンドウに相当するアドレスを前述の表示タイ
   ミングに応じてラッチする手段と、前述のウィンドウの
   表示タイミングから、前記画像メモリに対する読み出し
   要求信号を発生する手段と、 前述のラッチされたアドレスと、前述の割り込み要求信
   号との位相制御を行う手段と、 前述の一連のユニットの動作を制御する為のマイクロプ
   ログラムを記憶する手段と、 前記マイクロプログラムのアドレス制御、読み出し及び
   、各ユニットへの制御情報の伝達を制御する手段と、 を備え、マルチウィンドウの表示制御をディスプレイの
   走査周期に同期して行えるようにした事を特徴とする表
   示装置。