JPS63288345A - 数値制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は制御プログラムを格納を有するメインメモリを
有する数値制御装置に関し、特にスペアメモリを使用す
ることにより信頼性を高めた数値制御装置に関する。

〔従来の技術〕

メモリ素子の高速、大容量化によって数値制御装置にお
いても大容量のメモリが使用されるようになりつつある
。メモリの信頼性は相当改善され、その不良率は高いも
のではないが、メモリの容量の増加にともない数値制御
装置の信頼性の重要な要素である点にかわりはない。

〔発明が解決しようとする問題点〕

しかし、従来はたとえ１ビツトでも不良個所があると、
メモリエラーとして装置を停止状態にしていた。このた
めに１ビツトの不良個所によってそのメモリが交換され
るまでは数値制御装置の運転は全くできず、故障による
運転停止時間が長いという問題点があった。

本発明の目的は上記問題点を解決し、スペアメモリを使
用することにより信軌性を高めた数値制御装置を提供す
ることにある。

〔問題点を解決するための手段〕

本発明では上記の問題点を解決するために、第１図に示
すように、 制御プログラムを格納を有するメインメモリ（６）を有
する数値制御装置において、前記メインメモリ　（６）
の良否を判断するメモリチェック回路（８）と、 前記メインメモリ　（６）が不良の場合に代わりに使用
されるスペアメモリ　（７）と、前記メインメモリが（
６）不良の場合に、不良のメインメモリ　（６ｚ）素子
を登録し、該不良メインメモリ素子（６ｚ）がアクセス
されたときにスペアメモリ　（７）にアドレス変換する
メモリ制御回路（５）と、 を有することを特徴とする数値制御装置が、提供される
。

〔作用〕

メインメモリに不良があっても、直ちにメモリエラーと
して数値制御装置の運転を停止せず、不良のメインメモ
リ素子をメモリ制御回路に登録し、メモリ制御回路はこ
の不良のメインメモリがアクセスされたときは、スペア
メモリにアドレス変換して、プログラムの実行をおこな
わせるので、数値制御装置はそのまま運転を続けること
ができる。

【実施例〕

以下本発明の一実施例を図面に基づいて説明する。

第１図に本発明の一実施例のブロック図を示す。

図において、ｌは全体を制御するプロセッサ、２は加ニ
ブログラム等を入力するテープリーグ、３は数値制御装
置の各軸のサーボモータ等を制御する軸制御回路、４は
数値制御装置に結合される工作機械を制御するためのＩ
１０インターフェイスである。

５はメモリ制御回路であり、メインメモリ６が不良の場
合にこれを記憶し、不良のメインメモリがアクセスされ
たときはスペアメモリ７にアドレスの変換を行う。６は
メインメモリであり、Ｄ−ＲＡＭ、５−ＲＡＭ等が使用
される。ここでは、メインメモリ６のうち６ｚが不良メ
モリとする。

７はスペアメモリであり、メインメモリ６が不良のとき
、その一部をこのスペアメモリ７が代わりに使用される
。８はメモリチェック回路であり、電源投入後にメイン
メモリ６のチェックを行い、メインメモリ６に不良があ
ると不良素子の該当するアドレス等をメモリ制御回路５
に送る。

メモリチェック回路はハードウェアのパリティチェック
回路として示してか、ハードウェアのみでなく、ソフト
ウェアでデータを書込みそのデータを読出し、一致する
かどうかで判断することもできる。また、ハードウェア
とソフトウェアの両方のチェックを行うこともできる。

次に本実施例の動作についてフローチャート図によって
説明する。第２図は本実施例のフローチャート図である
。

〔Ｓ１〕電源が投入される。

〔Ｓ２〕メインメモリ６がメモリチェック８によってチ
ェックされる。

〔Ｓ３〕不良素子がなければＳ５へいく、不良素子があ
れば、Ｓ４へいく。

〔Ｓ４〕その不良素子６ｚをメモリ制御回路５に伝える
。メモリ制御回路５は不良素子６ｚの連絡を受けると、
スペアメモリ７を不良素子６ｚの代わりに選択する。

〔Ｓ５〕通常の命令の実行である。

〔Ｓ６〕プロセツサｌからメインメモリ６ｚがアクセス
されるとＳ’７へいく。アクセスが６２以外のときは通
常の命令の実行が続行される。

〔Ｓ７〕メインメモリ６ｚの代わりに、スペアメモリ７
がアクセスされる。

以上のように、メインメモリが不良の場合はスペアメモ
リが代わりに割り当てられて、数値制御装置の運転が続
行される。

上記の実施例では、電源投入時にメインメモリをチェッ
クするように構成したが、通常の状態でも一定時間毎に
メインメモリをチェックして、不良素子の代わりにスペ
アメモリを使用することもできる。

〔発明の効果〕

以上説明したように本発明では、メインメモリが不良の
場合に、スペアメモリを容易してメインメモリの代わり
に自動的に使用できるように構成したので、メインメモ
リに不良が発生しても、ただちに数値制御装置を停止す
ることなく運転を続行することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明の一実施例のフローチャート図である。 １・−・・−・・・−・−・・プロセッサ２・・・・−
一−−−・−・テープリーグ３−−−−−−−−−−−
−−一軸制御回路５−・−・−・−・・・・−メモリ制
御回路６−−−−−・−−−−一−−−−メインメモリ
６ａ−・−・−・−・・−不良メモリ ８・・−・−・−・−・−メモリチェック回路特許出願
人　ファナソク株式会社 代理人　　　弁理士　　服部毅巖 第１図 第２図

Claims (2)

【特許請求の範囲】
1. （１）制御プログラムを格納を有するメインメモリを有
   する数値制御装置において、 前記メインメモリの良否を判断するメモリチェック回路
   と、 前記メインメモリが不良の場合に代わりに使用されるス
   ペアメモリと、 前記メインメモリが不良の場合に、不良のメインメモリ
   素子を登録し、該不良メインメモリ素子がアクセスされ
   たときにスペアメモリにアドレス変換するメモリ制御回
   路と、 を有することを特徴とする数値制御装置。
2. （２）前記メモリチェック回路はハードウェアのパリテ
   イチェック回路とソフトウェアによるデータの書込み、
   読出しによって行われることを特徴とする特許請求の範
   囲第１項記載の数値制御装置。