JPS63288577A - モザイク映像装置 - Google Patents
モザイク映像装置Info
- Publication number
- JPS63288577A JPS63288577A JP12434187A JP12434187A JPS63288577A JP S63288577 A JPS63288577 A JP S63288577A JP 12434187 A JP12434187 A JP 12434187A JP 12434187 A JP12434187 A JP 12434187A JP S63288577 A JPS63288577 A JP S63288577A
- Authority
- JP
- Japan
- Prior art keywords
- line memory
- latch
- mosaic
- line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、テレビシコン受像機やコンピュータテレビな
どに備えられ、モザイク状の特殊な映像表現が可能なモ
ザイク映像装置に関する。
どに備えられ、モザイク状の特殊な映像表現が可能なモ
ザイク映像装置に関する。
〈従来技術〉
近年、ＡＶ（オーディオビジュアル）機器の高性能化が
図られる一方で、映像を単に感覚的（イメージ的）に楽
しむという用途が広がりつつあり、特殊な映像表現が可
能な映像装置が望まれている。
図られる一方で、映像を単に感覚的（イメージ的）に楽
しむという用途が広がりつつあり、特殊な映像表現が可
能な映像装置が望まれている。
〈発明の目的〉
本発明は、上述の点に鑑みて為されたものであって、モ
ザイク状の特殊な映像表現が可能なモザイク映像装置を
提供することを目的とする。
ザイク状の特殊な映像表現が可能なモザイク映像装置を
提供することを目的とする。
〈発明の構成〉
本発明では、上述の目的を達成するために、Ａ／Ｄ変換
された映像信号をラッチクロックに応答してラッチする
ラッチ回路と、このラッチ回路の出力が古き込まれると
ともに、読み出される単一のラインメモリと、モザイク
表示パターンの水平方向のドツト数を選択するドツト幅
選択信号およびドツトクロックに基づいて、前記ドツト
数に対応する周期のラッチクロックを発生して前記ラッ
チ回路に与えるラッチクロック発生回路と、モザイク表
示パターンの垂直方向のライン数を選択するライン幅選
択信号および水平ブランキング信号に基づいて、前記ラ
イン数に亘って前記ラインメモリからｌライン分のデー
タが繰り返し読み出されるように書き込み、読み出しを
制御するラインメモリ制御回路とを備え、前記ラインメ
モリから読み出されたデータに基づいて、モザイク状の
パターンを表示するように構成している。
された映像信号をラッチクロックに応答してラッチする
ラッチ回路と、このラッチ回路の出力が古き込まれると
ともに、読み出される単一のラインメモリと、モザイク
表示パターンの水平方向のドツト数を選択するドツト幅
選択信号およびドツトクロックに基づいて、前記ドツト
数に対応する周期のラッチクロックを発生して前記ラッ
チ回路に与えるラッチクロック発生回路と、モザイク表
示パターンの垂直方向のライン数を選択するライン幅選
択信号および水平ブランキング信号に基づいて、前記ラ
イン数に亘って前記ラインメモリからｌライン分のデー
タが繰り返し読み出されるように書き込み、読み出しを
制御するラインメモリ制御回路とを備え、前記ラインメ
モリから読み出されたデータに基づいて、モザイク状の
パターンを表示するように構成している。
上記構成によれば、ドツト幅選択信号に対応する水平方
向の所定のドツト数に亘って°ラッチ回路に同一のデー
タが保持されるので、前記所定のドツト数に亘って同一
のデータがラインメモリに書き込まれることになり、さ
らに、ライン幅選択信号に対応する垂直方向の所定のラ
イン数に亘ってラインメモリの１ライン分のデータが繰
り返し読み出されることになり、したがって、垂直方向
および水平方向が前記ライン数およびドツト数でそれぞ
れ規定される多数の矩形（モザイク状）の領域に同一の
映像が表示され、しかも、各領域には、それぞれ異なる
映像が表示されることになる。
向の所定のドツト数に亘って°ラッチ回路に同一のデー
タが保持されるので、前記所定のドツト数に亘って同一
のデータがラインメモリに書き込まれることになり、さ
らに、ライン幅選択信号に対応する垂直方向の所定のラ
イン数に亘ってラインメモリの１ライン分のデータが繰
り返し読み出されることになり、したがって、垂直方向
および水平方向が前記ライン数およびドツト数でそれぞ
れ規定される多数の矩形（モザイク状）の領域に同一の
映像が表示され、しかも、各領域には、それぞれ異なる
映像が表示されることになる。
〈実施例〉
以下、図面によって本発明の実施例について詳細に説明
する。第１図は本発明の一実施例のブロック図であり、
この実施例のモザイク映像装置は、コンピュータに備え
られている。
する。第１図は本発明の一実施例のブロック図であり、
この実施例のモザイク映像装置は、コンピュータに備え
られている。
本発明のモザイク映像装置では、第２図に示されるよう
に、成る１ドツトのデータａｌ（○）、ａ２ （△）、
ａ３（Ｘ）・・・を、それぞれ横Ｘドツト、縦Ｙドッ）
（Ｙライン）の矩形の領域Ａ Ｉ 、Ａ ２ 、Ａ ３
・・・に繰り返し表示することによって、モザイク状の
表示を行なうものであり、このため、ラインメモリに水
平方向の前記Ｘドツト分に亘って同じデータを書き込み
、さらに、このラインメモリからＩＨ（Ｈは水平走査周
期）分のデータを垂直方向の前記Ｙラインに亘って繰り
返し読み出すように構成している。
に、成る１ドツトのデータａｌ（○）、ａ２ （△）、
ａ３（Ｘ）・・・を、それぞれ横Ｘドツト、縦Ｙドッ）
（Ｙライン）の矩形の領域Ａ Ｉ 、Ａ ２ 、Ａ ３
・・・に繰り返し表示することによって、モザイク状の
表示を行なうものであり、このため、ラインメモリに水
平方向の前記Ｘドツト分に亘って同じデータを書き込み
、さらに、このラインメモリからＩＨ（Ｈは水平走査周
期）分のデータを垂直方向の前記Ｙラインに亘って繰り
返し読み出すように構成している。
すなわち、第１図に示されるように、このモザイク映像
装置は、デコーダｌで復調されてＡ／Ｄ変換回路２でデ
ジタル信号に変換された各４ビツトの原色信号Ｒ，Ｇ、
Ｂをラッチクロックに応答してラッチするラッチ回路３
と、このラッチ回路３の出力が書き込まれるとともに、
読み出される単一のラインメモリ４と、上述のモザイク
表示パターンの水平方向のドツト数Ｘを選択するドツト
幅選択信号およびドツトクロックＱＡに基づいて、前記
ドツト数に対応する周期のラッチクロックを発生して前
記ラッチ回路３に与えるラッチクロック発生回路５と、
モザイク表示パターンの垂直方向のライン数Ｙを選択す
るライン幅選択信号および木毛ブランキング信号ＨＢＬ
Ｋに基づいて、前記ライン数に亘って前記ラインメモリ
４からｌライン分のデータが繰り返し読み出されるよう
に古き込み、読み出しを制御するラインメモリ制御回路
６とを備えている。
装置は、デコーダｌで復調されてＡ／Ｄ変換回路２でデ
ジタル信号に変換された各４ビツトの原色信号Ｒ，Ｇ、
Ｂをラッチクロックに応答してラッチするラッチ回路３
と、このラッチ回路３の出力が書き込まれるとともに、
読み出される単一のラインメモリ４と、上述のモザイク
表示パターンの水平方向のドツト数Ｘを選択するドツト
幅選択信号およびドツトクロックＱＡに基づいて、前記
ドツト数に対応する周期のラッチクロックを発生して前
記ラッチ回路３に与えるラッチクロック発生回路５と、
モザイク表示パターンの垂直方向のライン数Ｙを選択す
るライン幅選択信号および木毛ブランキング信号ＨＢＬ
Ｋに基づいて、前記ライン数に亘って前記ラインメモリ
４からｌライン分のデータが繰り返し読み出されるよう
に古き込み、読み出しを制御するラインメモリ制御回路
６とを備えている。
ラッチクロック発生回路５は、ドツトクロックＱＡに基
づいて、その周期の整数倍（２倍、４倍。
づいて、その周期の整数倍（２倍、４倍。
８倍、１６倍、３２倍、６４倍）の周期の出力を与える
分周回路７と、３ビツトのドツト幅選択信号に基づいて
、ドツトクロックＱＡおよび分周回路７の出力の内の対
応するクロックをラッチクロックとして選択出力する第
１セレクタ８とを備えている。
分周回路７と、３ビツトのドツト幅選択信号に基づいて
、ドツトクロックＱＡおよび分周回路７の出力の内の対
応するクロックをラッチクロックとして選択出力する第
１セレクタ８とを備えている。
ラインメモリ制御回路６は、第３図（Ｂ）に示される水
平ブランキング信号を計数して第３図（Ｃ）〜（Ｇ）に
示される５ビツトの出力Ｑｌ−Ｑ５を与えるダウンカウ
ンタ９と、水平ブランキング信号およびダウンカウンタ
９の隣合う出力がそれぞれ与えられる第１〜第５ＯＲゲ
ート１０〜１４と、３ビツトのライン幅選択信号に基づ
いて、水平ブランキング信号および第３図（Ｈ）〜（Ｌ
）に示されるように２Ｈ，４Ｈ，８Ｈ，１６Ｈ，３２Ｈ
毎にそれぞれローレベルとなる各ＯＲゲート１０−１４
の出力の内の対応する信号をライトイネーブル信号〜Ｖ
Ｅとしてラインメモリ４に選択出力する第２セレクタ１
５と、水平ブランキング信号を所定時間遅延させてＩＨ
同周期り−ドイネープル信号ＲＥとしてラインメモリ４
に与える遅延回路１６とを備えている。なお、第３図（
Ａ）は垂直ブランキング信号である。
平ブランキング信号を計数して第３図（Ｃ）〜（Ｇ）に
示される５ビツトの出力Ｑｌ−Ｑ５を与えるダウンカウ
ンタ９と、水平ブランキング信号およびダウンカウンタ
９の隣合う出力がそれぞれ与えられる第１〜第５ＯＲゲ
ート１０〜１４と、３ビツトのライン幅選択信号に基づ
いて、水平ブランキング信号および第３図（Ｈ）〜（Ｌ
）に示されるように２Ｈ，４Ｈ，８Ｈ，１６Ｈ，３２Ｈ
毎にそれぞれローレベルとなる各ＯＲゲート１０−１４
の出力の内の対応する信号をライトイネーブル信号〜Ｖ
Ｅとしてラインメモリ４に選択出力する第２セレクタ１
５と、水平ブランキング信号を所定時間遅延させてＩＨ
同周期り−ドイネープル信号ＲＥとしてラインメモリ４
に与える遅延回路１６とを備えている。なお、第３図（
Ａ）は垂直ブランキング信号である。
このモザイク映像装置では、モザイク状の表示の水平方
向のＸドツトに対応する周期のラッチクロックをラッチ
クロック発生回路５で発生させてラインメモリ４に書き
込まれるデータをラッチすることにより、Ｘドツト分同
じデータをラインメモリ４に書き込み、このデータをド
ツトクロックＱＡ毎に読み出し、しかも、ラインメモリ
制御回路６によって、ラインメモリ４に書き込まれた１
８分のデータをＹラインに亘って繰り返し読み出すよう
に構成している。
向のＸドツトに対応する周期のラッチクロックをラッチ
クロック発生回路５で発生させてラインメモリ４に書き
込まれるデータをラッチすることにより、Ｘドツト分同
じデータをラインメモリ４に書き込み、このデータをド
ツトクロックＱＡ毎に読み出し、しかも、ラインメモリ
制御回路６によって、ラインメモリ４に書き込まれた１
８分のデータをＹラインに亘って繰り返し読み出すよう
に構成している。
このモザイク状の表示パターンの水平方向のドツト数Ｘ
および垂直方向のライン数Ｙをそれぞれ選択する各３ビ
ツトのドツト幅選択信号およびライン幅選択信号は、視
聴者が選択するものであり、これによって、所望のサイ
ズのモザイク表示を行なう。
および垂直方向のライン数Ｙをそれぞれ選択する各３ビ
ツトのドツト幅選択信号およびライン幅選択信号は、視
聴者が選択するものであり、これによって、所望のサイ
ズのモザイク表示を行なう。
次に、上記構成を有するモザイク映像装置の動作を説明
する。
する。
先ず、第４図および第５図のタイムチャートに基づいて
、水平方向のモザイク表示について説明する。第４図（
Ａ）はドツトクロックＱＡ、第４図（Ｂ）はラッチ回路
３に与えられる１２ビツトのビデオデータ、すなわち、
Ａ／Ｄ変換された原色信号、第４図（Ｃ）はドツト幅選
択信号に基づいて、ラッチクロック発生回路５から出力
されるラッチクロック、第４図（Ｄ）はラッチ回路３の
出力、第４図（Ｅ）はラインメモリ４への書き込みクロ
ックであり、また、第５図（Ａ）はラインメモリ４の読
み出しクロック、第５図（Ｂ）はラインメモリ４の出力
データである。
、水平方向のモザイク表示について説明する。第４図（
Ａ）はドツトクロックＱＡ、第４図（Ｂ）はラッチ回路
３に与えられる１２ビツトのビデオデータ、すなわち、
Ａ／Ｄ変換された原色信号、第４図（Ｃ）はドツト幅選
択信号に基づいて、ラッチクロック発生回路５から出力
されるラッチクロック、第４図（Ｄ）はラッチ回路３の
出力、第４図（Ｅ）はラインメモリ４への書き込みクロ
ックであり、また、第５図（Ａ）はラインメモリ４の読
み出しクロック、第５図（Ｂ）はラインメモリ４の出力
データである。
この例では、ドツト幅選択信号によって水平方向４ドツ
トのモザイク表示を選択した場合を示しており、ラッチ
クロック発生回路５からは、ドツトクロックＩを４分周
した第４図（Ｃ）のラッチクロークがラッチ回路３に与
えられる。したがって、ラッチ回路３では、第４図（Ｄ
）に示されるように４ドツト分同じヂ゛−夕ｄ。、ｄ−
、ｄａ・・・が保持され、このデータがラインメモリ４
に書き込まれることになる。このラインメモリ４からド
ツトクロックＱＡを遅延させた第５図（Ａ）の読み出し
クロックで読み出すことにより、第５図（Ｂ）に示され
るように、４ドツトに亘り同一のデータｄ。、ｄ４．ｄ
、・・・が読み出されることになる。
トのモザイク表示を選択した場合を示しており、ラッチ
クロック発生回路５からは、ドツトクロックＩを４分周
した第４図（Ｃ）のラッチクロークがラッチ回路３に与
えられる。したがって、ラッチ回路３では、第４図（Ｄ
）に示されるように４ドツト分同じヂ゛−夕ｄ。、ｄ−
、ｄａ・・・が保持され、このデータがラインメモリ４
に書き込まれることになる。このラインメモリ４からド
ツトクロックＱＡを遅延させた第５図（Ａ）の読み出し
クロックで読み出すことにより、第５図（Ｂ）に示され
るように、４ドツトに亘り同一のデータｄ。、ｄ４．ｄ
、・・・が読み出されることになる。
次に、第６図のタイムチャートに基づいて、垂直方向の
モザイク表示について説明する。第６図（Ａ）は水平ブ
ランキング信号、第６図（Ｂ）はライン幅選択信号に基
づいて、ラインメモリ制御回路６から出力されるライト
イネーブル信号ＷＥ、第６図（Ｃ）はラインメモリ４へ
の書き込みデータ、第６図（Ｄ）はリードイネーブル信
号τ下、第６図（Ｅ）はラインメモリ４からの読み出し
データである。
モザイク表示について説明する。第６図（Ａ）は水平ブ
ランキング信号、第６図（Ｂ）はライン幅選択信号に基
づいて、ラインメモリ制御回路６から出力されるライト
イネーブル信号ＷＥ、第６図（Ｃ）はラインメモリ４へ
の書き込みデータ、第６図（Ｄ）はリードイネーブル信
号τ下、第６図（Ｅ）はラインメモリ４からの読み出し
データである。
この例では、垂直方向４ライン（４ドツト）のモザイク
表示を選択した場合を示しており、ラインメモリ制御回
路６からは第６図（Ｂ）に示される４Ｈ周期のライトイ
ネーブル信号ＷＥが出力される。
表示を選択した場合を示しており、ラインメモリ制御回
路６からは第６図（Ｂ）に示される４Ｈ周期のライトイ
ネーブル信号ＷＥが出力される。
したがって、ラインメモリ４には、４Ｈ毎にデータが書
き込まれることになる。このラインメモリ４から第６図
（Ｄ）のり−ドイネーブル信号ＲＥに従ってＩＨ同周期
読み出すことにより、第６図（Ｅ）に示されるように、
４Ｈに亘って同一のデータが繰り返し読み出されること
になる。
き込まれることになる。このラインメモリ４から第６図
（Ｄ）のり−ドイネーブル信号ＲＥに従ってＩＨ同周期
読み出すことにより、第６図（Ｅ）に示されるように、
４Ｈに亘って同一のデータが繰り返し読み出されること
になる。
このようにしてラインメモリ４からは、水平方向の４ド
ツトに亘り、かつ、垂直方向の４ラインに亘って同一の
映像信号が出力されるので、４ドツト×４ラインで規定
される多数の矩形（モザイク状）の領域に同一の映像が
表示されることになり、しかも、各領域の映像は互いに
異なることになる。
ツトに亘り、かつ、垂直方向の４ラインに亘って同一の
映像信号が出力されるので、４ドツト×４ラインで規定
される多数の矩形（モザイク状）の領域に同一の映像が
表示されることになり、しかも、各領域の映像は互いに
異なることになる。
なお、この実施例では、ドツト幅選択信号およびライン
幅選択信号によってモザイク表示ではなく、通常の表示
、すなわち、水平方向１ドツト、垂直方向ｌラインの表
示を選択することも可能である。
幅選択信号によってモザイク表示ではなく、通常の表示
、すなわち、水平方向１ドツト、垂直方向ｌラインの表
示を選択することも可能である。
〈発明の効果〉
以上のように本発明によれば、水平方向うく所定のドツ
ト幅で、かつ、垂直方向が所定のライン幅で規定される
多数の矩形の領域に、同一の映像をそれぞれ表示し、し
かも、各領域の映像は互いに異なるモザイク状の表示が
可能となり、映像を感覚的に楽しむことができる。
ト幅で、かつ、垂直方向が所定のライン幅で規定される
多数の矩形の領域に、同一の映像をそれぞれ表示し、し
かも、各領域の映像は互いに異なるモザイク状の表示が
可能となり、映像を感覚的に楽しむことができる。
第１図は本発明の一実施例のブロック図、第２図はモザ
イク表示を示す図、第３図はラインメモリ制御回路６の
各部の信号波形図、第４図および第５図は水平方向のモ
ザイク表示を説明するためのタイムチャート、第６図は
垂直方向のモザイク表示を説明するためのタイムチャー
トである。 ３・・・ラッチ回路、４・・・ラインメモリ、５・・・
ラッチクロック発生回路、６・・・ラインメモリ制御回
路。
イク表示を示す図、第３図はラインメモリ制御回路６の
各部の信号波形図、第４図および第５図は水平方向のモ
ザイク表示を説明するためのタイムチャート、第６図は
垂直方向のモザイク表示を説明するためのタイムチャー
トである。 ３・・・ラッチ回路、４・・・ラインメモリ、５・・・
ラッチクロック発生回路、６・・・ラインメモリ制御回
路。
Claims (1)
- （１）Ａ／Ｄ変換された映像信号をラッチクロックに応
答してラッチするラッチ回路と、 このラッチ回路の出力が書き込まれるとともに、読み出
される単一のラインメモリと、 モザイク表示パターンの水平方向のドット数を選択する
ドット幅選択信号およびドットクロックに基づいて、前
記ドット数に対応する周期のラッチクロックを発生して
前記ラッチ回路に与えるラッチクロック発生回路と、 モザイク表示パターンの垂直方向のライン数を選択する
ライン幅選択信号および水平ブランキング信号に基づい
て、前記ライン数に亘って前記ラインメモリから１ライ
ン分のデータが繰り返し読み出されるように書き込み、
読み出しを制御するラインメモリ制御回路とを備え、 前記ラインメモリから読み出されたデータに基づいて、
モザイク状のパターンを表示することを特徴とするモザ
イク映像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124341A JPH0693760B2 (ja) | 1987-05-21 | 1987-05-21 | モザイク映像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124341A JPH0693760B2 (ja) | 1987-05-21 | 1987-05-21 | モザイク映像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63288577A true JPS63288577A (ja) | 1988-11-25 |
| JPH0693760B2 JPH0693760B2 (ja) | 1994-11-16 |
Family
ID=14882958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62124341A Expired - Fee Related JPH0693760B2 (ja) | 1987-05-21 | 1987-05-21 | モザイク映像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693760B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994010604A1 (en) * | 1992-10-29 | 1994-05-11 | Aea O´Donnell, Inc. | Automated stereoscopic image acquisition and storage system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6265570A (ja) * | 1985-09-17 | 1987-03-24 | Sony Corp | ビデオ特殊効果装置 |
| JPS62203488A (ja) * | 1986-03-03 | 1987-09-08 | Mitsubishi Electric Corp | モザイク状画像表示回路 |
-
1987
- 1987-05-21 JP JP62124341A patent/JPH0693760B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6265570A (ja) * | 1985-09-17 | 1987-03-24 | Sony Corp | ビデオ特殊効果装置 |
| JPS62203488A (ja) * | 1986-03-03 | 1987-09-08 | Mitsubishi Electric Corp | モザイク状画像表示回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994010604A1 (en) * | 1992-10-29 | 1994-05-11 | Aea O´Donnell, Inc. | Automated stereoscopic image acquisition and storage system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0693760B2 (ja) | 1994-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6025949B2 (ja) | テレビ信号処理方式 | |
| WO1988007726A1 (fr) | Processeur de signaux video | |
| JPS63288577A (ja) | モザイク映像装置 | |
| JPS6060062B2 (ja) | カラ−グラフイツクデイスプレイ装置 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JPH06138834A (ja) | ディスプレイ装置 | |
| JPH02110497A (ja) | 画像表示装置 | |
| JPS59226584A (ja) | テレビジヨン受信機のプリンタ装置 | |
| US5619227A (en) | Picture data processing device with preferential selection among a plurality of sources | |
| JPH06180571A (ja) | 画像処理装置 | |
| JP2988584B2 (ja) | 陰影を持つ文字を表示スクリーン上に表示する文字発生器 | |
| JPH06178202A (ja) | 画像縮小装置 | |
| KR100231646B1 (ko) | 브이씨알에서의 캡션 데이터 구간 반복 제어방법 | |
| JP2982029B2 (ja) | 映像表示装置 | |
| KR930000706B1 (ko) | 비월 주사 방식의 고해상도 텔레비젼 수상장치 | |
| JPH0126226B2 (ja) | ||
| JP3500715B2 (ja) | 画像処理装置、画像処理方法及び表示装置 | |
| JPS63257785A (ja) | 走査周波数変換方式 | |
| JPS59228479A (ja) | テレビジヨン受信機のプリンタ装置 | |
| JPS63276375A (ja) | モザイク映像装置 | |
| JP2005525055A (ja) | ビデオおよびテキストディスプレイ | |
| JPS61163778A (ja) | ２画面テレビジヨン受像機 | |
| JPS62192794A (ja) | 画像合成表示装置 | |
| JPS59218494A (ja) | カラ−ｃｒｔデイスプレイ装置 | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |