JPH06178202A - 画像縮小装置 - Google Patents
画像縮小装置Info
- Publication number
- JPH06178202A JPH06178202A JP4329090A JP32909092A JPH06178202A JP H06178202 A JPH06178202 A JP H06178202A JP 4329090 A JP4329090 A JP 4329090A JP 32909092 A JP32909092 A JP 32909092A JP H06178202 A JPH06178202 A JP H06178202A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- image data
- averaging
- reduction rate
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】 簡単な回路構成でテレビジョン映像信号の画
像データを連続的な縮小率で不自然さなく縮小する。 【構成】 縮小率に応じてデコーダ３が平均化方法を決
め、加算回路２２とシフトレジスタ２５に指示してＡ／
Ｄコンバータ１の出力を平均化演算させる。クロック欠
落回路４を縮小率に応じてクロックを欠落させ、残った
クロックが書き込み手段５に平均化されたシフトレジス
タ２５の出力をメモリ６に書き込ませる。読み出し手段
７によって読み出されたデータはＤ／Ａコンバータ８で
アナログ信号に変換される。
像データを連続的な縮小率で不自然さなく縮小する。 【構成】 縮小率に応じてデコーダ３が平均化方法を決
め、加算回路２２とシフトレジスタ２５に指示してＡ／
Ｄコンバータ１の出力を平均化演算させる。クロック欠
落回路４を縮小率に応じてクロックを欠落させ、残った
クロックが書き込み手段５に平均化されたシフトレジス
タ２５の出力をメモリ６に書き込ませる。読み出し手段
７によって読み出されたデータはＤ／Ａコンバータ８で
アナログ信号に変換される。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機の
特殊効果装置等に使用する画像縮小装置に関する。
特殊効果装置等に使用する画像縮小装置に関する。
【０００２】
【従来の技術】テレビジョン画面を面積的に圧縮して画
面の一部分に収めるには、縮小率に応じて、垂直方向で
は走査線を欠落させ、水平方向では画素を欠落させて、
欠落しないデータを一時的に記憶し、その記憶を読み出
すことにより可能である。
面の一部分に収めるには、縮小率に応じて、垂直方向で
は走査線を欠落させ、水平方向では画素を欠落させて、
欠落しないデータを一時的に記憶し、その記憶を読み出
すことにより可能である。
【０００３】従来、この種の画像縮小装置は、垂直方向
または水平方向ごとに、縮小率に応じてクロックを欠落
させるクロック欠落回路を備えており、欠落するクロッ
クの画像データの連続性により平均化する方法がとられ
ていた。
または水平方向ごとに、縮小率に応じてクロックを欠落
させるクロック欠落回路を備えており、欠落するクロッ
クの画像データの連続性により平均化する方法がとられ
ていた。
【０００４】図３は従来の画像縮小装置の構成を示すブ
ロック図である。図３において、画像信号をディジタル
の画像データに変換するＡ／Ｄコンバータ３１と、書き
込みクロックと縮小率データとから欠落信号と欠落クロ
ックとを生成するクロック欠落回路３３と、欠落し残っ
た信号に従って画像データを平均化する平均化回路３２
と、平均化回路３２の出力を欠落し残ったクロックによ
って順次記憶するメモリ３５と、メモリ３５に記憶され
た画像データを読み出す読み出し回路３６と、読み出さ
れた画像データをアナログ信号に変換するＤ／Ａコンバ
ータ３７とから構成されている。この構成によって任意
の縮小率で縮小画像を得ることができる。
ロック図である。図３において、画像信号をディジタル
の画像データに変換するＡ／Ｄコンバータ３１と、書き
込みクロックと縮小率データとから欠落信号と欠落クロ
ックとを生成するクロック欠落回路３３と、欠落し残っ
た信号に従って画像データを平均化する平均化回路３２
と、平均化回路３２の出力を欠落し残ったクロックによ
って順次記憶するメモリ３５と、メモリ３５に記憶され
た画像データを読み出す読み出し回路３６と、読み出さ
れた画像データをアナログ信号に変換するＤ／Ａコンバ
ータ３７とから構成されている。この構成によって任意
の縮小率で縮小画像を得ることができる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
画像縮小装置では、欠落クロックが連続することのない
１／２までの縮小と、欠落するクロックが連続する１／
２以下の縮小とでは異なる平均化の方法を採用している
ため、画像の縮小率を連続的に変える場合、１／２以下
の縮小で見え方が不自然であるという問題点を有してい
た。
画像縮小装置では、欠落クロックが連続することのない
１／２までの縮小と、欠落するクロックが連続する１／
２以下の縮小とでは異なる平均化の方法を採用している
ため、画像の縮小率を連続的に変える場合、１／２以下
の縮小で見え方が不自然であるという問題点を有してい
た。
【０００６】本発明はクロックの連続性とは無関係な平
均化方法により、より自然に連続的な縮小率で縮小する
ことができる優れた画像縮小装置を提供することを目的
とする。
均化方法により、より自然に連続的な縮小率で縮小する
ことができる優れた画像縮小装置を提供することを目的
とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の画像縮小装置は、画像信号を書き込みクロッ
クに同期させて画像データに変換するＡ／Ｄ変換手段
と、画像データを一時的に記憶する記憶手段と、縮小率
に応じて書き込みクロックを欠落させるクロック欠落手
段と、縮小率に応じて平均化方法を決める選択手段と、
その選択手段で決められた平均化方法により画像データ
を平均する平均化手段と、欠落し残った書き込みクロッ
クに従って書き込み指令を出力する書き込み手段と、前
記記憶手段から画像データを読み出す読み出し手段と、
その画像データをアナログ信号に変換するＤ／Ａ変換手
段とを備えたものである。
に本発明の画像縮小装置は、画像信号を書き込みクロッ
クに同期させて画像データに変換するＡ／Ｄ変換手段
と、画像データを一時的に記憶する記憶手段と、縮小率
に応じて書き込みクロックを欠落させるクロック欠落手
段と、縮小率に応じて平均化方法を決める選択手段と、
その選択手段で決められた平均化方法により画像データ
を平均する平均化手段と、欠落し残った書き込みクロッ
クに従って書き込み指令を出力する書き込み手段と、前
記記憶手段から画像データを読み出す読み出し手段と、
その画像データをアナログ信号に変換するＤ／Ａ変換手
段とを備えたものである。
【０００８】
【作用】この構成によって、所望の縮小率を入力すれ
ば、その縮小率に応じた欠落するクロックを発生し、縮
小率を基にどれだけの画像データを平均するかが決ま
る。それによりメモリに書き込まれない欠落する画像デ
ータも平均化されてメモリに書き込まれるため、縮小に
よる画像の不自然さを伴わずに、任意の縮小率で画像縮
小ができる。
ば、その縮小率に応じた欠落するクロックを発生し、縮
小率を基にどれだけの画像データを平均するかが決ま
る。それによりメモリに書き込まれない欠落する画像デ
ータも平均化されてメモリに書き込まれるため、縮小に
よる画像の不自然さを伴わずに、任意の縮小率で画像縮
小ができる。
【０００９】
【実施例】図１は本発明の一実施例の概略の構成を示す
ブロック図、図２は図１の中の加算回路の一実施例を示
す回路接続図である。
ブロック図、図２は図１の中の加算回路の一実施例を示
す回路接続図である。
【００１０】図１において、入力画像信号１０をディジ
タル化するＡ／Ｄコンバータ１の出力１５は画像データ
の平均化をする平均化回路２に入力される。平均化回路
２において、２１はＡ／Ｄコンバータ１の出力１５を入
力とし一定期間データを遅らせる遅延回路（ＤＬＹ）で
ある。２２はＡ／Ｄコンバータ１の出力データ１５と遅
延回路２１の出力データ１６とを平均化する加算回路
で、その出力データ１７は全加算器２３に入力される。
全加算器２３の出力データを一定期間遅らせる遅延回路
（ＤＬＹ）２４の出力データと加算回路２２の出力デー
タ１７とは全加算器２３で加算処理され、シフトレジス
タ２５に入力される。以上が平均化回路２の構成であ
る。３は縮小率データ１２を基に加算回路２２の平均化
方法１３とシフトレジスタ２５のシフト数１４とを決め
て出力するデコーダで、４は縮小率データ１２からクロ
ック欠落情報を求め、クロック１１を欠落させるクロッ
ク欠落回路で、その欠落で残ったクロックを基にデータ
を書き込む書き込み手段５は一時的に画像データを蓄え
ておくメモリ６に書き込み指令を与える。７はメモリ６
から画像データを読み出す読み出し手段で、８はメモリ
６から読み出した画像データをアナログ信号に変換する
Ｄ／Ａコンバータである。
タル化するＡ／Ｄコンバータ１の出力１５は画像データ
の平均化をする平均化回路２に入力される。平均化回路
２において、２１はＡ／Ｄコンバータ１の出力１５を入
力とし一定期間データを遅らせる遅延回路（ＤＬＹ）で
ある。２２はＡ／Ｄコンバータ１の出力データ１５と遅
延回路２１の出力データ１６とを平均化する加算回路
で、その出力データ１７は全加算器２３に入力される。
全加算器２３の出力データを一定期間遅らせる遅延回路
（ＤＬＹ）２４の出力データと加算回路２２の出力デー
タ１７とは全加算器２３で加算処理され、シフトレジス
タ２５に入力される。以上が平均化回路２の構成であ
る。３は縮小率データ１２を基に加算回路２２の平均化
方法１３とシフトレジスタ２５のシフト数１４とを決め
て出力するデコーダで、４は縮小率データ１２からクロ
ック欠落情報を求め、クロック１１を欠落させるクロッ
ク欠落回路で、その欠落で残ったクロックを基にデータ
を書き込む書き込み手段５は一時的に画像データを蓄え
ておくメモリ６に書き込み指令を与える。７はメモリ６
から画像データを読み出す読み出し手段で、８はメモリ
６から読み出した画像データをアナログ信号に変換する
Ｄ／Ａコンバータである。
【００１１】次に、上記のように構成された実施例の動
作について説明する。縮小率データ１２が入力される
と、デコーダ３で互いの積がその縮小率データ１２にな
る１／１〜１／２の縮小率と１／２n（ｎ＝０，１，
２，・・・）の縮小率とに分割される。例えば縮小率デ
ータ１２が３／８の場合、 ３／８＝（６／８）×（１／２）＝（３／４）×（１／２） となる。これによってデコーダ３は１／１〜１／２の縮
小率に応じた加算回路２２の平均化方法１３と、１／２
nの縮小をするシフトレジスタ２５のシフト数（ｎ）１
４とを出力する。加算回路２２は図２において、平均化
方法１３により切り換えられるスイッチ２２ａと全加算
器２２ｂと全加算器２２ｃと全加算器２２ｄとによって
構成され、Ａ／Ｄコンバータ１によりディジタル化され
た画像データ１５とそれを遅延回路２１で一定期間遅ら
せたデータ１６との平均化をする。平均化されたデータ
１７は全加算器２３と遅延回路２４によりｎ回加算さ
れ、その結果はシフトレジスタ２５でｎビット右シフト
されて平均化出力１８が得られる。以上のようにこの実
施例ではどのような縮小率データであっても（１／１〜
１／２の縮小率）×（１／２nの縮小率）と表現し、そ
れに対応した平均化が行われ、自然なかつ連続的な縮小
画像を得ることができる。
作について説明する。縮小率データ１２が入力される
と、デコーダ３で互いの積がその縮小率データ１２にな
る１／１〜１／２の縮小率と１／２n（ｎ＝０，１，
２，・・・）の縮小率とに分割される。例えば縮小率デ
ータ１２が３／８の場合、 ３／８＝（６／８）×（１／２）＝（３／４）×（１／２） となる。これによってデコーダ３は１／１〜１／２の縮
小率に応じた加算回路２２の平均化方法１３と、１／２
nの縮小をするシフトレジスタ２５のシフト数（ｎ）１
４とを出力する。加算回路２２は図２において、平均化
方法１３により切り換えられるスイッチ２２ａと全加算
器２２ｂと全加算器２２ｃと全加算器２２ｄとによって
構成され、Ａ／Ｄコンバータ１によりディジタル化され
た画像データ１５とそれを遅延回路２１で一定期間遅ら
せたデータ１６との平均化をする。平均化されたデータ
１７は全加算器２３と遅延回路２４によりｎ回加算さ
れ、その結果はシフトレジスタ２５でｎビット右シフト
されて平均化出力１８が得られる。以上のようにこの実
施例ではどのような縮小率データであっても（１／１〜
１／２の縮小率）×（１／２nの縮小率）と表現し、そ
れに対応した平均化が行われ、自然なかつ連続的な縮小
画像を得ることができる。
【００１２】なお、図２に示した加算回路２２は、さら
にスイッチと全加算器とを追加するなどの構成変更によ
り、１／１〜１／２の縮小をより高精度で行うことがで
きる。
にスイッチと全加算器とを追加するなどの構成変更によ
り、１／１〜１／２の縮小をより高精度で行うことがで
きる。
【００１３】
【発明の効果】以上のように本発明は、画像信号を書き
込みクロックに同期させて画像データに変換するＡ／Ｄ
変換手段と、画像データを一時的に記憶する記憶手段
と、縮小率に応じて書き込みクロックを欠落させるクロ
ック欠落手段と、縮小率に応じて平均化方法を決める選
択手段と、その選択手段で決められた平均化方法により
画像データを平均する平均化手段と、欠落し残った書き
込みクロックに従って書き込み指令を出力する書き込み
手段と、前記記憶手段から画像データを読み出す読み出
し手段と、その画像データをアナログ信号に変換するＤ
／Ａ変換手段とを備えることにより、より自然な画像で
かつ連続的な縮小率で縮小することができる優れた画像
縮小装置を実現できるものである。
込みクロックに同期させて画像データに変換するＡ／Ｄ
変換手段と、画像データを一時的に記憶する記憶手段
と、縮小率に応じて書き込みクロックを欠落させるクロ
ック欠落手段と、縮小率に応じて平均化方法を決める選
択手段と、その選択手段で決められた平均化方法により
画像データを平均する平均化手段と、欠落し残った書き
込みクロックに従って書き込み指令を出力する書き込み
手段と、前記記憶手段から画像データを読み出す読み出
し手段と、その画像データをアナログ信号に変換するＤ
／Ａ変換手段とを備えることにより、より自然な画像で
かつ連続的な縮小率で縮小することができる優れた画像
縮小装置を実現できるものである。
【図１】本発明の一実施例の概略の構成を示すブロック
図
図
【図２】図１の中の加算回路の一実施例を示す回路接続
図
図
【図３】従来の画像縮小装置の構成を示すブロック図
１ Ａ／Ｄコンバータ（Ａ／Ｄ変換手段） ２ 平均化回路（平均化手段） ３ デコーダ（選択手段） ４ クロック欠落回路（クロック欠落手段） ５ 書き込み手段 ６ メモリ（記憶手段） ７ 画像データを読み出す読み出し手段 ８ Ｄ／Ａコンバータ（Ｄ／Ａ変換手段）
Claims (1)
- 【請求項１】 画像信号を書き込みクロックに同期させ
て画像データに変換するＡ／Ｄ変換手段と、画像データ
を一時的に記憶する記憶手段と、縮小率に応じて書き込
みクロックを欠落させるクロック欠落手段と、縮小率に
応じて平均化方法を決める選択手段と、その選択手段で
決められた平均化方法により画像データを平均する平均
化手段と、欠落し残った書き込みクロックに従って書き
込み指令を出力する書き込み手段と、前記記憶手段から
画像データを読み出す読み出し手段と、その画像データ
をアナログ信号に変換するＤ／Ａ変換手段とを備えた画
像縮小装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32909092A JP3350982B2 (ja) | 1992-12-09 | 1992-12-09 | 画像縮小装置 |
| DE69320158T DE69320158T2 (de) | 1992-12-09 | 1993-12-06 | Bildkomprimierungsvorrichtung |
| EP93309776A EP0601819B1 (en) | 1992-12-09 | 1993-12-06 | Image compression apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32909092A JP3350982B2 (ja) | 1992-12-09 | 1992-12-09 | 画像縮小装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06178202A true JPH06178202A (ja) | 1994-06-24 |
| JP3350982B2 JP3350982B2 (ja) | 2002-11-25 |
Family
ID=18217504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32909092A Expired - Fee Related JP3350982B2 (ja) | 1992-12-09 | 1992-12-09 | 画像縮小装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0601819B1 (ja) |
| JP (1) | JP3350982B2 (ja) |
| DE (1) | DE69320158T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010186194A (ja) * | 2010-04-09 | 2010-08-26 | Seiko Epson Corp | 画像処理装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05236345A (ja) * | 1992-02-21 | 1993-09-10 | Nec Ic Microcomput Syst Ltd | 画像用垂直フィルタ回路 |
| US6252906B1 (en) * | 1998-07-31 | 2001-06-26 | Thomson Licensing S.A. | Decimation of a high definition video signal |
| EP1118214B1 (de) | 1998-09-28 | 2002-03-20 | Infineon Technologies AG | Verfahren zur bildgrössenänderung von videobildern |
| KR20020040303A (ko) * | 2000-11-24 | 2002-05-30 | 구자홍 | 티브이의 부화면 처리장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204283A (ja) * | 1989-12-29 | 1991-09-05 | Nec Corp | 子画面情報記憶回路 |
-
1992
- 1992-12-09 JP JP32909092A patent/JP3350982B2/ja not_active Expired - Fee Related
-
1993
- 1993-12-06 DE DE69320158T patent/DE69320158T2/de not_active Expired - Fee Related
- 1993-12-06 EP EP93309776A patent/EP0601819B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010186194A (ja) * | 2010-04-09 | 2010-08-26 | Seiko Epson Corp | 画像処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0601819A1 (en) | 1994-06-15 |
| EP0601819B1 (en) | 1998-08-05 |
| DE69320158D1 (de) | 1998-09-10 |
| JP3350982B2 (ja) | 2002-11-25 |
| DE69320158T2 (de) | 1999-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2710123B2 (ja) | 画像拡大装置 | |
| JP2584138B2 (ja) | テレビジョン方式変換装置 | |
| JPH0620292B2 (ja) | 時間軸修正機能を有する映像信号回路 | |
| JPH06178202A (ja) | 画像縮小装置 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JPH06138834A (ja) | ディスプレイ装置 | |
| JPS6343950B2 (ja) | ||
| JP4016366B2 (ja) | インターフェース装置及び映像信号処理方法 | |
| JPS61245775A (ja) | デジタル特殊効果装置の水平アドレス発生回路 | |
| JP2624538B2 (ja) | テレビジョン方式変換に伴う音声同期方法 | |
| JP2896013B2 (ja) | テレビジョン方式変換システムのデータ処理回路 | |
| JPS59149390A (ja) | 映像信号発生装置 | |
| JPH0537880A (ja) | 歪み補正回路 | |
| JP3204708B2 (ja) | 映像記録再生装置 | |
| JPH10232662A (ja) | 走査線数変換装置 | |
| JPH08317419A (ja) | 画像信号処理装置 | |
| JP2520607B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JPH11341351A (ja) | 映像拡大縮小回路 | |
| JP3601748B2 (ja) | カラー撮像装置及びデイジタルコンポーネント信号の生成方法 | |
| JP2599045B2 (ja) | 垂直方向拡大回路 | |
| JP3119378B2 (ja) | 画像信号処理装置 | |
| KR950005694Y1 (ko) | 시큐리티 시스템의 동기식 영상신호 순차절환장치 | |
| JP2957808B2 (ja) | 映像信号処理装置 | |
| JP2652960B2 (ja) | スキャンコンバータ回路 | |
| KR960033097A (ko) | 광폭 티브이의 이중화면 발생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |