JPS63290430A - Bus control system - Google Patents

Bus control system

Info

Publication number
JPS63290430A
JPS63290430A JP12557987A JP12557987A JPS63290430A JP S63290430 A JPS63290430 A JP S63290430A JP 12557987 A JP12557987 A JP 12557987A JP 12557987 A JP12557987 A JP 12557987A JP S63290430 A JPS63290430 A JP S63290430A
Authority
JP
Japan
Prior art keywords
transfer mode
slave
data transfer
bus
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12557987A
Other languages
Japanese (ja)
Inventor
Seiichi Konishi
小西 清一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP12557987A priority Critical patent/JPS63290430A/en
Publication of JPS63290430A publication Critical patent/JPS63290430A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To allow the mixture of a card supporting an old/new protocol by designating a data transfer mode from a master, and sending a transfer mode permission signal from a slave side so as to judge the propriety of response. CONSTITUTION:When a master 1 designates a 1-word data transfer mode to a slave 21, the slave 21 (supporting the one word data transmission) sends a data acknowledge signal DTACK, the transmission protocol is continued to start the one word data transmission. On the other hand, in designating the block data transmission mode, since there is no change in the data transmission mode permission signal PACK, the master 1 recognizes it that the slave 21 is incapable of transferring a data in this mode. Moreover, in designating the block transfer mode from the master 1 to the slave 22, the signal PACK is sent from the slave 22 to inform it that the data transmission is enabled.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、コンピュータを構成するバス・マスタ、バス
・スレーブ等のカード群が接続されるバス・システムに
関するものであり、バス制御に改善を施すものである。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a bus system to which a group of cards such as a bus master and a bus slave constituting a computer are connected, and relates to an improvement in bus control. It is something that is given.

〈従来の技術〉 バス・マスタ、バス・スレーブが接続されるバス・シス
テムにおいて、例えばVMEバスを用いてデータ転送を
行なう場合、1語データ転送とブロック・データ転送に
ついてそれぞれのプロトコルが設定されている。
<Prior Art> In a bus system in which a bus master and a bus slave are connected, when data is transferred using the VME bus, for example, protocols are set for single word data transfer and block data transfer. There is.

しかし、バス・サイクルが起動され、選択されたバス・
スレーブがこのどちらかのプロトコルをサポートしてい
ない場合、バス・マスタに対してこれを通知する手段を
持っていす、このような環境でシステムを構成する時は
、次のようにしていた。
However, a bus cycle is initiated and the selected bus
If a slave does not support one of these protocols, it has a way to notify the bus master of this. When configuring a system in such an environment, the following steps were taken:

(1)システム内で使用するプロトコルの混在を許さな
いようにシステムを構成する。
(1) Configure the system so that protocols used within the system do not mix.

(2)プロトコルの混在を許し、例えばバス・マスタか
ら送出されるアドレスにより、使用するプロトコルを変
更する。
(2) Allow protocols to be mixed, and change the protocol to be used, for example, depending on the address sent from the bus master.

これらの2方式でシステムを構成していた。The system was configured using these two methods.

〈発明が解決しようとする問題点〉 上記のような2方式では、(1)については、限定され
たプロトコルのみ使用するので、システム・バス上で使
用できるカードが限られ、カードの互換性を維持するこ
とができない、(2)については、送出されたアドレス
に応じてプロトコルを変更するため、ソフトウェアの管
理が複雑になるという問題があり、システム構成の変更
に柔軟に対応できなかった。
<Problems to be solved by the invention> In the above two methods, for (1), only a limited protocol is used, so the cards that can be used on the system bus are limited, and card compatibility is Regarding (2), which cannot be maintained, there is a problem that software management becomes complicated because the protocol is changed depending on the sent address, and it is not possible to respond flexibly to changes in the system configuration.

具体的には、1語データ転送に応答するように設計され
たカードが存在する時に、システム性能向上要求により
ブロック・データ転送モードを有するカードが追加され
ると、新たなカードと既存カードとを併用することが困
難であった。
Specifically, when a card designed to respond to single-word data transfers exists, and a card with a block data transfer mode is added due to system performance improvement requirements, the new card and the existing card cannot be connected. It was difficult to use them together.

本発明は以上の問題を解決するものであり、システムの
性能向上を容易にしてバスの機能拡張を実現することを
目的とする。
The present invention is intended to solve the above problems, and aims to facilitate the improvement of system performance and realize the expansion of bus functions.

く問題を解決するための手段〉 上記の問題を解決した本発明は、バス・マスタとバス・
スレーブが接続されるシステム・バスにデータ転送モー
ド指定線とデータ転送モード容認線を設け、前記バス・
マスタはデータ転送を開始する際にアドレスを送出する
とともに使用すべき転送モードを前記データ転送モード
指定線に表示し、前記バス・スレーブは前記データ転送
モード指定線により指定された転送モードに応答可能な
場合は通常のアクノリッジ応答とともに前記データ転送
モード容認線を駆動して前記バス・マスタにこのサイク
ルで指定された転送モードに応答可能であることを通知
し、前記バス・マスタは前記アクノリッジ応答を受信し
た際に前記データ転送モード容認線の状態により前記バ
ス・スレーブが指定した転送モードに応答可能である場
合はこの転送プロトコルを継続して実行し、応答不能で
ある場合はプリミティブな転送プロトコルによりデータ
転送を継続することを特徴とするバス制御システムであ
る。
Means for Solving the Problems> The present invention solves the above problems, and the present invention solves the problems described above.
A data transfer mode designation line and a data transfer mode acceptance line are provided in the system bus to which the slave is connected, and the
When starting a data transfer, the master sends an address and displays the transfer mode to be used on the data transfer mode designation line, and the bus slave can respond to the transfer mode specified by the data transfer mode designation line. If so, the data transfer mode acceptance line is driven along with a normal acknowledge response to notify the bus master that it is possible to respond to the transfer mode specified in this cycle, and the bus master receives the acknowledge response. When receiving data, if the bus slave is able to respond to the specified transfer mode based on the state of the data transfer mode acceptance line, it continues to execute this transfer protocol, and if it is not able to respond, it executes it using a primitive transfer protocol. This is a bus control system characterized by continuous data transfer.

〈実施例〉 第1図に本発明を実施したバス制御システムのブロック
図を表わす。
<Embodiment> FIG. 1 shows a block diagram of a bus control system in which the present invention is implemented.

この図において、1は本発明に関するプロトコルをサポ
ートするバス・マスタ機器、2「は1語データ転送のみ
サポートするバス・スレーブ機器#1.22はブロック
・データ転送と1語データ転送をサポートするバス・ス
レーブ機器#2である。マスタ1、スレーブ#1.#2
は、通常のバスBに接続されるとともに、データ転送に
関わるべきスレーブのアドレスを指定するアドレス・ス
トローブ信号真、データ転送要求するデータ・ストロー
ブ信号■、スレーブからデータ転送完了を通知するデー
タ・アクノリッジ信号DTACKを授受する。
In this figure, 1 is a bus master device that supports the protocol related to the present invention, 2 is a bus slave device #1 that supports only one-word data transfer, and 22 is a bus that supports block data transfer and one-word data transfer.・Slave device #2. Master 1, slave #1. #2
is connected to normal bus B, and has an address strobe signal true that specifies the address of the slave to be involved in data transfer, a data strobe signal ■ that requests data transfer, and a data acknowledge signal that notifies the slave that data transfer is complete. Sends and receives signal DTACK.

更にこのバス・システムに、データ転送モード線XM、
データの転送モード容認信号mPAcKを設ける。
Furthermore, data transfer mode lines XM,
A data transfer mode acceptance signal mPAcK is provided.

次に、このバス制御システムの動作を第2図のタイムチ
ャートを用いて説明する。
Next, the operation of this bus control system will be explained using the time chart shown in FIG.

はじめに、サイクル■は、マスタ1がスレーブ2+  
(#1)に対してアドレスを送出し、転送モード指定線
XMに1語データ転送モードまたはブロック・データ転
送モードを表示した場合であり、マスタ1からデータ・
ストローブ信号■送出後、スレーブ21はデータ・アク
ノリッジ信号■T】σKを送出し、データ転送モード容
認信号−flてKは変化させない。
First, in cycle ■, master 1 is slave 2+
This is a case where an address is sent to (#1) and one word data transfer mode or block data transfer mode is displayed on the transfer mode designation line XM.
After sending out the strobe signal (2), the slave 21 sends out a data acknowledge signal (1)T]σK, and the data transfer mode acceptance signal -flK remains unchanged.

即ち、マスタ1がスレーブ21に対して1語データ転送
モードを指定した場合はスレーブ21はこのまま転送プ
ロトコルを継続して1語データ転送動作を開始し、ブロ
ック・データ転送モードを指定した場合はデータ転送モ
ード容認信号PACKに変化がないため、マスタ1はス
レーブ21はこのモードについて応答不能であることを
知り、・プリミティブな転送プロトコル、1語データ転
送プロトコルを用いる。
That is, if the master 1 specifies the one-word data transfer mode for the slave 21, the slave 21 continues the transfer protocol and starts the one-word data transfer operation, and if the block data transfer mode is specified, the slave 21 starts the data transfer operation. Since there is no change in the transfer mode acceptance signal PACK, the master 1 knows that the slave 21 is unable to respond in this mode, and uses a primitive transfer protocol, a one-word data transfer protocol.

次にサイクル■において、マスタ1はスレーブ22  
(#2>に対してアドレスを送出し、転送モード指定線
XMにブロック・データ転送モードを表示した場合であ
り、このときスレーブ22はデータ・アクノリッジ信号
DTACKを送出し、転送モード容認信号PACKを変
化させる。
Next, in cycle ■, master 1 is connected to slave 22.
(This is a case where the address is sent to #2> and the block data transfer mode is displayed on the transfer mode designation line change.

即ち、マスタ1はスレーブ22に対してブロック・デー
タ転送モードを指定し、スレーブ22からのデータ転送
モード容認信号PACKを受信してこのモードでデータ
転送可能であることを知り、このプロトコルを継続する
That is, the master 1 specifies the block data transfer mode to the slave 22, receives the data transfer mode acceptance signal PACK from the slave 22, learns that data can be transferred in this mode, and continues this protocol. .

このように、マスタ1からデータ転送モードを指定し、
スレーブ側からは転送モード容認信号を送出して応答の
可否を判断するため、バスの機能を拡張するとともに、
新旧のプロトコルをサポートするカードの混在を許すこ
とができる。
In this way, specify the data transfer mode from master 1,
The slave side sends a transfer mode acceptance signal to determine whether a response is possible, so the bus functionality is expanded and
It is possible to mix cards that support old and new protocols.

〈発明の効果〉 以上述べたように、本発明のバス制御システムによれば
、システム内で使用するプロトコルの混在があってもソ
フトウェア等による特別な変更を必要としないでシステ
ムの性能向上を容易にしてバスの機能拡張を実現するこ
とができ、例えば1語データ転送に応答するように設計
されたカードが存在する時に、システム性能向上要求に
よりブロック・データ転送モードを有するカードが追加
された場合でも、新たなカードと既存カードとを併用す
ることができる。
<Effects of the Invention> As described above, according to the bus control system of the present invention, even if there is a mixture of protocols used within the system, the performance of the system can be easily improved without requiring any special changes using software or the like. For example, if a card designed to respond to single-word data transfers exists, and a card with a block data transfer mode is added due to demands for improved system performance. However, you can use the new card together with your existing card.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を実施したバス制御システムの構成を表
わす図、第2図は本発明のバス制御システムの動作を表
わすタイムチャートである。 1・・・マスタN 2+ + 22・・・スレーブ、B
・・・バス。
FIG. 1 is a diagram showing the configuration of a bus control system embodying the present invention, and FIG. 2 is a time chart showing the operation of the bus control system of the present invention. 1...Master N 2+ + 22...Slave, B
···bus.

Claims (1)

【特許請求の範囲】[Claims] バス・マスタとバス・スレーブが接続されるシステム・
バスにデータ転送モード指定線とデータ転送モード容認
線を設け、前記バス・マスタはデータ転送を開始する際
にアドレスを送出するとともに使用すべき転送モードを
前記データ転送モード指定線に表示し、前記バス・スレ
ーブは前記データ転送モード指定線により指定された転
送モードに応答可能な場合は通常のアクノリッジ応答と
ともに前記データ転送モード容認線を駆動して前記バス
・マスタにこのサイクルで指定された転送モードに応答
可能であることを通知し、前記バス・マスタは前記アク
ノリッジ応答を受信した際に前記データ転送モード容認
線の状態により前記バス・スレーブが指定した転送モー
ドに応答可能である場合はこの転送プロトコルを継続し
て実行し、応答不能である場合はプリミティブな転送プ
ロトコルによりデータ転送を継続することを特徴とする
バス制御システム。
A system in which a bus master and a bus slave are connected
A data transfer mode designation line and a data transfer mode acceptance line are provided on the bus, and the bus master sends an address when starting data transfer and displays the transfer mode to be used on the data transfer mode designation line; If the bus slave can respond to the transfer mode specified by the data transfer mode designation line, it drives the data transfer mode acceptance line with a normal acknowledge response, and instructs the bus master in the transfer mode specified in this cycle. When the bus master receives the acknowledge response, if the bus slave is capable of responding to the specified transfer mode based on the state of the data transfer mode acceptance line, the bus master transfers the transfer mode. A bus control system that continues to execute a protocol, and if a response is not possible, continues data transfer using a primitive transfer protocol.
JP12557987A 1987-05-22 1987-05-22 Bus control system Pending JPS63290430A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12557987A JPS63290430A (en) 1987-05-22 1987-05-22 Bus control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12557987A JPS63290430A (en) 1987-05-22 1987-05-22 Bus control system

Publications (1)

Publication Number Publication Date
JPS63290430A true JPS63290430A (en) 1988-11-28

Family

ID=14913675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12557987A Pending JPS63290430A (en) 1987-05-22 1987-05-22 Bus control system

Country Status (1)

Country Link
JP (1) JPS63290430A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59723A (en) * 1982-06-28 1984-01-05 Hitachi Ltd Control system of input and output interface
JPS60140957A (en) * 1983-12-27 1985-07-25 Nec Corp Inter-network connecting system between line exchanges
JPS6236940A (en) * 1985-08-09 1987-02-17 Mitsubishi Electric Corp Data communication equipment in automobile

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59723A (en) * 1982-06-28 1984-01-05 Hitachi Ltd Control system of input and output interface
JPS60140957A (en) * 1983-12-27 1985-07-25 Nec Corp Inter-network connecting system between line exchanges
JPS6236940A (en) * 1985-08-09 1987-02-17 Mitsubishi Electric Corp Data communication equipment in automobile

Similar Documents

Publication Publication Date Title
JPS63255760A (en) Control system
JPS63290430A (en) Bus control system
EP1422628B1 (en) Host apparatus, electronic device, and transmission system control method
JP3399776B2 (en) Computer and method for transferring peripheral device control data in computer
JP3045389B1 (en) Geometry engine and parallel drawing processing device having the same
JP2000222347A (en) Bus protocol converter
JPH05282242A (en) Bus control system
JPS6368957A (en) Data transfer system in information processor
JPS61141063A (en) Suspension resumption system of file transfer
JPH02299055A (en) Information transfer system between multi-bus constitution devices
JPH0236016B2 (en)
JPH07175750A (en) Data transfer system
JPS59208632A (en) Method for transferring information between processors
JPS60186954A (en) Data transfer control system
JPS6336459A (en) High-speed DMA transfer method
JPS62114050A (en) Communication control equipment
JPH01106251A (en) Data transfer control system
JPS62120563A (en) Connection system for host computer in job transfer
JPH03278249A (en) File transfer system
JPH0228747A (en) Method for controlling bus
JPH03253960A (en) Control system for bus connection format
JPS63298465A (en) Data processor
JPH0129465B2 (en)
JPH04111033A (en) Distributed control system
JPS62133555A (en) Dma address control system