JPH0149968B2 - - Google Patents
Info
- Publication number
- JPH0149968B2 JPH0149968B2 JP56212900A JP21290081A JPH0149968B2 JP H0149968 B2 JPH0149968 B2 JP H0149968B2 JP 56212900 A JP56212900 A JP 56212900A JP 21290081 A JP21290081 A JP 21290081A JP H0149968 B2 JPH0149968 B2 JP H0149968B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- halt
- stop
- instruction
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
本発明はコンピユータの停止制御方法に関する
ものである。
ものである。
近年、電子機器の省エネルギー対策の一環とし
て、マイクロコンピユータLSIにおいても低消費
電力化のためのいくつかの方法が試みられてい
る。その中の一つとして、マイクロコンピユータ
LSIをCMOSで構成し、動作状態に応じてCPUへ
のクロツク供給を停止するHALT／STOPモー
ドを設ける方法が知られている。ここでHALT
モードは、割込検知部などのHALTモードを解
除するための特定回路を除くCPU各部へのクロ
ツクパルス供給を一時停止制御するものであり、
STOPモードは、クロツク発生を停止し、CPU
全てに対するクロツク供給を停止制御するもので
ある。
て、マイクロコンピユータLSIにおいても低消費
電力化のためのいくつかの方法が試みられてい
る。その中の一つとして、マイクロコンピユータ
LSIをCMOSで構成し、動作状態に応じてCPUへ
のクロツク供給を停止するHALT／STOPモー
ドを設ける方法が知られている。ここでHALT
モードは、割込検知部などのHALTモードを解
除するための特定回路を除くCPU各部へのクロ
ツクパルス供給を一時停止制御するものであり、
STOPモードは、クロツク発生を停止し、CPU
全てに対するクロツク供給を停止制御するもので
ある。
従来の停止制御方法を、第１図のブロツク図を
用いて説明する。
用いて説明する。
第１図は命令デコーダの要部を示しており、１
および５がそれぞれＲ−Ｓフリツプフロツプ
（RS−FF）で構成されたHALTフラグおよび
STOPフラグである。２は割込検出信号とリセツ
ト信号によつてHALTフラグをリセツトするた
めのORゲード、３は外部割込入力端子４からの
割込要求を検出するための割込検出回路である。
および５がそれぞれＲ−Ｓフリツプフロツプ
（RS−FF）で構成されたHALTフラグおよび
STOPフラグである。２は割込検出信号とリセツ
ト信号によつてHALTフラグをリセツトするた
めのORゲード、３は外部割込入力端子４からの
割込要求を検出するための割込検出回路である。
通常モード時には、CPUの動作開始とともに
リセツト信号が能動状態となり、HALTフラグ
１、STOPフラグ５共にリセツトされており、ク
ロツク発生器（図示せず）からのクロツクは
CPU内各部に供給されている。
リセツト信号が能動状態となり、HALTフラグ
１、STOPフラグ５共にリセツトされており、ク
ロツク発生器（図示せず）からのクロツクは
CPU内各部に供給されている。
プログラムの割込許可命令によつて割込許可フ
ラグ（図示せず）が能動状態となり、外部割込入
力端子４を通して割込要求が検出され得る状態と
なつた後でプログラムのHALT命令が解読され
ると、HALTフラグ１を構成するRS−FFのセツ
ト端子に印加されるHALT信号が能動レベルに
なり、このHALT信号によつて、クロツクパル
ス発生器からCPU各部へのクロツクパルスの供
給を禁止するゲート回路（図示せず）が制御さ
れ、割込検出回路３を除くCPU各部へのクロツ
クパルス供給が停止され、各部の状態は保持され
る。
ラグ（図示せず）が能動状態となり、外部割込入
力端子４を通して割込要求が検出され得る状態と
なつた後でプログラムのHALT命令が解読され
ると、HALTフラグ１を構成するRS−FFのセツ
ト端子に印加されるHALT信号が能動レベルに
なり、このHALT信号によつて、クロツクパル
ス発生器からCPU各部へのクロツクパルスの供
給を禁止するゲート回路（図示せず）が制御さ
れ、割込検出回路３を除くCPU各部へのクロツ
クパルス供給が停止され、各部の状態は保持され
る。
HALTモードになつている時も、割込検出回
路３は能動状態にあり、CPU外部で割込要因が
発生し外部割込入力端子４に割込要求信号が加わ
つたときには、HALTモードを解除するために
割込検出信号を発生する。HALTフラグ１のリ
セツト端子にはORゲート２の出力が加えられて
おり、HALTモードは、前述の割込要求の検出
時とリセツト制御端子（図示せず）から、CPU
のリセツトを要求するリセツト信号が出された時
に解除される構成となつている。
路３は能動状態にあり、CPU外部で割込要因が
発生し外部割込入力端子４に割込要求信号が加わ
つたときには、HALTモードを解除するために
割込検出信号を発生する。HALTフラグ１のリ
セツト端子にはORゲート２の出力が加えられて
おり、HALTモードは、前述の割込要求の検出
時とリセツト制御端子（図示せず）から、CPU
のリセツトを要求するリセツト信号が出された時
に解除される構成となつている。
一方STOPモードは、プログラムによるSTOP
命令によりRS−FFで構成されるSTOPフラグ５
がセツトされることによつて設定される。STOP
信号が能動レベルになると、クロツク発生が停止
され、CPUの内部状態が保持されたままで全て
の回路動作が停止する。STOPモードの解除は、
リセツト制御端子に能動信号を印加することによ
るCPUのリセツトによつてのみ行なわれる。
命令によりRS−FFで構成されるSTOPフラグ５
がセツトされることによつて設定される。STOP
信号が能動レベルになると、クロツク発生が停止
され、CPUの内部状態が保持されたままで全て
の回路動作が停止する。STOPモードの解除は、
リセツト制御端子に能動信号を印加することによ
るCPUのリセツトによつてのみ行なわれる。
従来は、以上のように、HALT／STOPモー
ドを設けることによつて各部の動体を停止させ、
省電力化を実現しているが、これらのモードを実
行するための命令数が増加し、命令をデコードす
るためのハードウエアの構成がそれに伴い複雑に
なるとともに、HALT／STOPモード機能のな
い従来機種との間にプログラムでの互換性がな
く、ハードウエア・ソフトウエア開発サポート・
ツールが複雑になるという問題があつた。
ドを設けることによつて各部の動体を停止させ、
省電力化を実現しているが、これらのモードを実
行するための命令数が増加し、命令をデコードす
るためのハードウエアの構成がそれに伴い複雑に
なるとともに、HALT／STOPモード機能のな
い従来機種との間にプログラムでの互換性がな
く、ハードウエア・ソフトウエア開発サポート・
ツールが複雑になるという問題があつた。
したがつて、本発明は、これらの問題を解決す
ることを目的とするものでHALT／STOPモー
ドへの移行を、ともに割込待機命令（Wait
Interrupt）によつて行ない、いずれのモードに
移行するかは、割込許可フラグの制御命令、即ち
割込許可命令（Interrupt Enable）と全割込禁止
命令（Interrupt Disable al）によつて決定する
コンピユータの停止制御方法を提案するものであ
る。以下、実施例を用いて本発明を説明する。
ることを目的とするものでHALT／STOPモー
ドへの移行を、ともに割込待機命令（Wait
Interrupt）によつて行ない、いずれのモードに
移行するかは、割込許可フラグの制御命令、即ち
割込許可命令（Interrupt Enable）と全割込禁止
命令（Interrupt Disable al）によつて決定する
コンピユータの停止制御方法を提案するものであ
る。以下、実施例を用いて本発明を説明する。
割り込み待機命令（WI命令）は、命令実行を
一次停止させるための命令です。命令実行の再開
は、割り込み要求が発生するか又はリセツトが入
力される事により行われます。
一次停止させるための命令です。命令実行の再開
は、割り込み要求が発生するか又はリセツトが入
力される事により行われます。
割込許可命令は、割込要因が発生したときに割
込受理を許可するための命令です。
込受理を許可するための命令です。
全割込禁止命令は、割込要因が発生しても全て
の割り込みを禁止するための命令であり、命令実
行の再開は、リセツトが入力される事によりのみ
行われます。
の割り込みを禁止するための命令であり、命令実
行の再開は、リセツトが入力される事によりのみ
行われます。
STOPモードとHALTモードへの移行制御は、
割込許可命令／全割込禁止命令と割り込み待機命
令の組み合せで指定します。
割込許可命令／全割込禁止命令と割り込み待機命
令の組み合せで指定します。
HALTモードへの移行は、割込許可命令を実
行した直後に割り込み待機命令を実行します。
行した直後に割り込み待機命令を実行します。
STOPモードへの移行は、全割込禁止命令を実
行した直後に割り込み待機命令を実行します。
行した直後に割り込み待機命令を実行します。
すなわち、割込待機命令を実行するときにいず
れかの割り込みが許可されていれば、割り込みに
よる命令実行再開が可能なのでHALTモードに
移行し、割込待機命令を実行するときに全割り込
みが禁止されていれば、割り込みによる命令実行
再開ができないのでSTOPモードに移行させま
す。
れかの割り込みが許可されていれば、割り込みに
よる命令実行再開が可能なのでHALTモードに
移行し、割込待機命令を実行するときに全割り込
みが禁止されていれば、割り込みによる命令実行
再開ができないのでSTOPモードに移行させま
す。
第２図は、本発明によるコンピユータ停止制御
方法を実施したマイクロコンピユータのHALT、
STOP制御回路の要部を示している。図中１１お
よび１５は、それぞれ第１図と同様RS−FFで構
成されたHALTフラグおよびSTOPフラグであ
り、１２はORゲート、１３は割込検出回路、１
４は外部割込入力端子、１６はAND回路、１７
はSTOP検出回路である。
方法を実施したマイクロコンピユータのHALT、
STOP制御回路の要部を示している。図中１１お
よび１５は、それぞれ第１図と同様RS−FFで構
成されたHALTフラグおよびSTOPフラグであ
り、１２はORゲート、１３は割込検出回路、１
４は外部割込入力端子、１６はAND回路、１７
はSTOP検出回路である。
通常モードでの動作、およびHALT、STOP
モードを解除する動作は、第１図の従来例と同様
に行なわれる。即ち、HALTフラグ１１のリセ
ツト入力端子に接続されたOR回路１２の一方の
入力端子と、STOPフラグ１５のリセツト入力端
子に加えられるリセツト信号が能動化されること
によつて通常動作モードに移行する。HALTモ
ードは、又、割込要求が割込検出回路１３によつ
て検出されたときも解除される。
モードを解除する動作は、第１図の従来例と同様
に行なわれる。即ち、HALTフラグ１１のリセ
ツト入力端子に接続されたOR回路１２の一方の
入力端子と、STOPフラグ１５のリセツト入力端
子に加えられるリセツト信号が能動化されること
によつて通常動作モードに移行する。HALTモ
ードは、又、割込要求が割込検出回路１３によつ
て検出されたときも解除される。
通常動作モードからHALTモードへ移行する
時には、まずHALTモードへ移行させる前処理
としてプログラムによる割込許可フラグ（図示せ
ず）をセツトするための割込許可命令を実行し、
外部割込入力端子１４を通して割込要求が入力さ
れ得る状態にし、続いての割込待機命令を実行す
ることによつて割込待機信号（WI信号）を能動
状態にし、HALTフラグ１１をセツトする。こ
れによりHALT信号が能動状態になり、第１図
と同様、割込検出回路１３などHALTモードを
解除するのに必要な特定回路を除く回路へのクロ
ツク供給を停止する。WI信号は、STOPフラグ
１５のセツト入力端子に接続されたANDゲート
１６の一方の入力端子にも供給されているが、
ANDゲート１６の他方の入力端子はSTOP検出
回路１７の出力端子に接続されており、STOP検
出回路１７の出力は、割込禁止命令が実行された
ときにのみ能動レベルとなるため、STOPフラグ
１５はリセツト状態のままである。
時には、まずHALTモードへ移行させる前処理
としてプログラムによる割込許可フラグ（図示せ
ず）をセツトするための割込許可命令を実行し、
外部割込入力端子１４を通して割込要求が入力さ
れ得る状態にし、続いての割込待機命令を実行す
ることによつて割込待機信号（WI信号）を能動
状態にし、HALTフラグ１１をセツトする。こ
れによりHALT信号が能動状態になり、第１図
と同様、割込検出回路１３などHALTモードを
解除するのに必要な特定回路を除く回路へのクロ
ツク供給を停止する。WI信号は、STOPフラグ
１５のセツト入力端子に接続されたANDゲート
１６の一方の入力端子にも供給されているが、
ANDゲート１６の他方の入力端子はSTOP検出
回路１７の出力端子に接続されており、STOP検
出回路１７の出力は、割込禁止命令が実行された
ときにのみ能動レベルとなるため、STOPフラグ
１５はリセツト状態のままである。
次に、通常動作モードからSTOPモードへ移行
する時には、まずSTOPモードに移行させるため
の前処理として、全ての割込みを禁止するための
割込許可フラグをリセツトする割込禁止命令を実
行する。これにより割込入力端子１４への割込要
求印加は禁止されるとともに、STOP検出回路１
７の出力が能動レベルになる。この状態で、割込
待機命令が実行されると、HALTフラグ１１と
ともにSTOPフラグ１５がセツトされ、STOP信
号が能動レベルとなることによつて、第１図と同
様、クロツク発生で停止制御される。ここでは、
HALT信号も同時に能動レベルとなるが、
STOP信号によつてクロツク発生が停止されてい
るので、実質的には何の変化もない。
する時には、まずSTOPモードに移行させるため
の前処理として、全ての割込みを禁止するための
割込許可フラグをリセツトする割込禁止命令を実
行する。これにより割込入力端子１４への割込要
求印加は禁止されるとともに、STOP検出回路１
７の出力が能動レベルになる。この状態で、割込
待機命令が実行されると、HALTフラグ１１と
ともにSTOPフラグ１５がセツトされ、STOP信
号が能動レベルとなることによつて、第１図と同
様、クロツク発生で停止制御される。ここでは、
HALT信号も同時に能動レベルとなるが、
STOP信号によつてクロツク発生が停止されてい
るので、実質的には何の変化もない。
本実施例における割込許可命令、割込待機命令
および全割込禁止命令は、いずれもHALT／
STOPモードを有しない従来のマイクロコンピユ
ータで用いられている命令と同一であり、その組
合わせによつてHALT、STOPの各モードへの
移行制御を行うところに本発明の特徴がある。即
ち、従来例で述べたように、HALT／STOPモ
ードを付加することによつて、それぞれのモード
へ移行するために別の命令を用意し、かつそれら
の命令をデコードするデコーダを設ける必要がな
いため、ハードウエアの構成が複雑にならない。
また、マイクロコンピユータのハードウエア、ソ
フトウエアの開発サポートツールがHALT／
STOPモードを有しない従来のものと共用できる
利点がある。
および全割込禁止命令は、いずれもHALT／
STOPモードを有しない従来のマイクロコンピユ
ータで用いられている命令と同一であり、その組
合わせによつてHALT、STOPの各モードへの
移行制御を行うところに本発明の特徴がある。即
ち、従来例で述べたように、HALT／STOPモ
ードを付加することによつて、それぞれのモード
へ移行するために別の命令を用意し、かつそれら
の命令をデコードするデコーダを設ける必要がな
いため、ハードウエアの構成が複雑にならない。
また、マイクロコンピユータのハードウエア、ソ
フトウエアの開発サポートツールがHALT／
STOPモードを有しない従来のものと共用できる
利点がある。
以上の説明から明らかなように、本発明による
コンピユータの停止制御方法は、割込許可命令を
実行した後の割込待機命令の実行によつて
HALTモードへ移行させ、全割込禁止命令を実
行した後の割込待機命令の実行によつてSTOPモ
ードへ移行させることが可能となり、HALT／
STOPモードを有しない従来の機種との間でのソ
フトウエアの共用化が可能となる等の優れた効果
を有するものである。
コンピユータの停止制御方法は、割込許可命令を
実行した後の割込待機命令の実行によつて
HALTモードへ移行させ、全割込禁止命令を実
行した後の割込待機命令の実行によつてSTOPモ
ードへ移行させることが可能となり、HALT／
STOPモードを有しない従来の機種との間でのソ
フトウエアの共用化が可能となる等の優れた効果
を有するものである。
第１図は従来のコンピユータ停止制御方法を示
すブロツク図、第２図は本発明によるコンピユー
タ停止制御方法を適用した装置の要部ブロツク図
である。 １１…HALTフラグ、１２…ORゲート、１３
…割込検出回路、１４…割込入力端子、１５…
STOPフラグ、１６…ANDゲート、１７…
STOP検出回路。
すブロツク図、第２図は本発明によるコンピユー
タ停止制御方法を適用した装置の要部ブロツク図
である。 １１…HALTフラグ、１２…ORゲート、１３
…割込検出回路、１４…割込入力端子、１５…
STOPフラグ、１６…ANDゲート、１７…
STOP検出回路。
Claims (1)
- １ HALTモードを解除する回路を除くCPU各
部へのクロツク供給を一時停止制御するHALT
フラグのセツト入力側に、割込待機命令の実行に
より能動となる信号を加えるとともに、クロツク
発生を停止制御するSTOPフラグのセツト入力側
に、全割込禁止命令の実行によつて能動となる信
号と前記割込待機命令の実行によつて能動となる
信号との論理積からなる信号を加え、前記割込待
機命令の実行によつてHALTフラグ又はSTOP
フラグがセツトされることを特徴とするコンピユ
ータの停止制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212900A JPS58114242A (ja) | 1981-12-28 | 1981-12-28 | コンピユ−タの停止制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212900A JPS58114242A (ja) | 1981-12-28 | 1981-12-28 | コンピユ−タの停止制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58114242A JPS58114242A (ja) | 1983-07-07 |
| JPH0149968B2 true JPH0149968B2 (ja) | 1989-10-26 |
Family
ID=16630129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56212900A Granted JPS58114242A (ja) | 1981-12-28 | 1981-12-28 | コンピユ−タの停止制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114242A (ja) |
-
1981
- 1981-12-28 JP JP56212900A patent/JPS58114242A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58114242A (ja) | 1983-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780843A (en) | Wait mode power reduction system and method for data processor | |
| US5842028A (en) | Method for waking up an integrated circuit from low power mode | |
| JPS6349814B2 (ja) | ||
| JPS59200327A (ja) | 周辺装置の制御方式 | |
| JP3678759B2 (ja) | 割込を発生するための装置および割込を発生するための方法 | |
| JPH048809B2 (ja) | ||
| JPH0149968B2 (ja) | ||
| JPS638493B2 (ja) | ||
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JP3913991B2 (ja) | マイクロコンピュータおよびコンピュータシステム | |
| JPS62205441A (ja) | マイクロコンピユ−タ | |
| JP3209144B2 (ja) | マイクロプロセッサ | |
| JPS622684Y2 (ja) | ||
| JPH0411895B2 (ja) | ||
| JPH07104800B2 (ja) | プログラム評価装置 | |
| JP2870083B2 (ja) | ウオッチドッグタイマ内蔵マイクロコンピュータ | |
| JPS61245242A (ja) | 割り込み入力回路 | |
| JP2867617B2 (ja) | スタンバイ回路 | |
| JPH0581079A (ja) | ソフトウエア暴走防止方式 | |
| JPH01223521A (ja) | 大規模集積回路 | |
| JPH0326112A (ja) | 集積回路装置 | |
| JPS6362013B2 (ja) | ||
| JPS6073722A (ja) | タイマ出力制御回路 | |
| JPH04215112A (ja) | マイクロコンピュータ | |
| JPS63146137A (ja) | プログラム実行暴走防止装置 |