JPS63293193A - 電気メッキ方法 - Google Patents

電気メッキ方法

Info

Publication number
JPS63293193A
JPS63293193A JP12917087A JP12917087A JPS63293193A JP S63293193 A JPS63293193 A JP S63293193A JP 12917087 A JP12917087 A JP 12917087A JP 12917087 A JP12917087 A JP 12917087A JP S63293193 A JPS63293193 A JP S63293193A
Authority
JP
Japan
Prior art keywords
substrate
electrode
plating
film
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12917087A
Other languages
English (en)
Inventor
Satoru Ogawa
悟 小川
Noboru Yamaguchi
昇 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP12917087A priority Critical patent/JPS63293193A/ja
Publication of JPS63293193A publication Critical patent/JPS63293193A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing of the conductive pattern
    • H05K3/241Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 電子基材として使用される配線回路板の電気メッキ方法
に関する。
〔背景技術〕
配線回路板の製造方法の一つにセミアディティブ法があ
る。この方法は、次のようなものである。つまり無機、
有機系の基板表面を粗化し、Pd(パラジウム)の植付
は処理を行なった後、無電解メッキにより、薄銅層を表
面に形成する0次に、回路パターンの逆パターンのメッ
キレシストを塗布し、電気メッキにより、銅層の厚付け
を行なう、メッキ終了後、メンキレジストを除去し、銅
層のソフトエツチングを行ない、メッキレシスト下の薄
銅層を除去し、最後に、メッキ銅層の整面を行ない、配
線回路板を製造する方法である。
ところが、この電気メッキ工程において、基板端部等に
多くのメッキ銅の析出が見られ、均一な厚みのメッキ膜
を得ることができないという問題があった。
従来、この問題を克服するた、め、たとえば、基板とメ
ッキ用電極の間に邪魔板を入れ、電流の集中を防止し、
電気メッキを行なう方法が考えられ、実施されてきた。
また、最近では、特開昭60−26692号公報に見ら
れるように、基板とメッキ用電極の間に、ハニカム状の
電流整流板を設け、電流の集中を防止する方法が考えら
れている。
しかし、これらの方法では、基板メッキ用電極間に、邪
魔板や、電流整流板が存在するため、−回あたりの処理
枚数は少なく、また、多数の基板を処理しようとすると
、メッキ槽を大きくしなければならず、量産性に劣ると
いう欠点がある。
そこで、本発明者らは、上記の欠点を改善するため、基
板表面に形成される回路パターンの逆パターンのメンキ
レジストと鏡像となるパターンを対向する電極表面に形
成し、これらを対向させ電気メッキを行なうことにより
、均一な膜厚のメッキ膜が得られるのではないかと着想
し、種々、実験を行なった。
その結果、好ましい結果が得られ、本発明に至った。
〔発明の目的〕
本発明は前述のような事由に鑑みてなされたものであり
、配線回路板上に、均一な厚みをもつメッキ膜を形成で
きる電気メッキ方法を提供することにある。
〔抛明の開示〕
本発明は、配線回路板の電気メッキ方法において、薄銅
層が形成された基板表面および基板表面に対向する側の
メッキ用電極表面に、それぞれ鏡像となるように回路パ
ターンの逆パターンを有する遮蔽膜を形成した後、電極
と基板を対向させ、電気銅メッキを行なうことをその要
旨とするものである。
使用される基板としては、ガラス−エポキシ樹脂、祇−
フェノール樹脂等の有機系の他、セラミック、ホーロー
等の無機系のものがあげられ、これらの基板、表面を粗
化した後、公知の方法により、Pdの核付は処理および
無電解銅メッキにより、好ましくは、2〜3μmの薄銅
層を形成する次に、ドライフィルム、メンキレジスト等
を用   ′い、基板表面およびこれに対向する側のメ
ッキ用電極表面に、互いに鏡像となるように、回路パタ
ーンの逆パターンを有する遮蔽膜を形成する。この時、
電極側の遮蔽膜以外の部分(以下開口部と記す)の面積
は、基板表面のそれ以下にするのが好ましい、つまり、
これは、電極側の開口部の面積を基板のそれよりも大き
くすると、メッキ中の電流密度が均一とならず、厚みに
バラツキが生じやすいためである。
次に、電気鋼メッキを行′なう、電気メッキとしては、
ピロリン酸銅メッキ浴、硫酸銅メッキ浴等のメッキ浴を
用い、電極と基板はそれぞれ鏡像となるパターンの遮蔽
膜を持つ面を対向させ電気メッキを行なう。この時、基
板と電極間の距離は、好ましくは1〜5鶴と短くし、電
流密度は、好ましくはIA/da”以下の、低電流密度
で行なう。
基板と電極間の距離が1鶴未満では、短絡の危険性が高
く、5鶴を超えると、電流密度が均一とはなり難く好ま
しくない、また、電流密度が、IA/ds”を超えると
同様の理由により、好ましくない、このような電気メッ
キ法を用いることにより、回路パターン上の電気銅メッ
キ膜の厚みムラは、設定厚みに対し、±10%以下にす
ることができる。
最後に、基板表面の遮蔽膜を除去し、Cu層をクイック
エツチングした後、整面し、配線回路板を得る。
以上のように、本発明の電気メッキ方法を用いることに
より基板上へ、均一な膜厚を持つ回路パターンを形成す
ることができる。
次に、具体的プロセスを追いつつ、第12図に基づいて
、さらに詳しく説明する。なお、図において、(1−1
)はメッキ用電極、(1−2)は電気メッキされる基板
、(1−3)は遮蔽板、(1−4)は回路パターンを示
している。
まず、基板表面に薄銅層を形成する。
基板として、市販の96%An!O,基板(2インチ口
X0.635”lを用意し、これを250〜360℃に
加熱したリン酸中に、3〜10分浸漬し、基板表面を粗
化する0次に、公知のセンシーマクチ法により、Pdの
核付は処理を行なった後、市販の無電解鋼メッキ液を用
い、2〜3μmの厚みの薄銅層を基板上に形成する。
次に、薄銅層を形成した基板表面(1−2)およびメッ
キ用電極表面(1−1)に、回路パターンの逆パターン
の遮蔽膜(1−3)を形成する。
まず、一方の基板表面に、たとえば第2図(A)に示す
ように、遮蔽膜(1−3)を、メンキレジストを用いて
スクリーン印刷等により形成する。この時、電極上の遮
蔽膜は、基板表面のそれと鏡像となるように形成する。
さらに、もう一方の基板表面およびこれと対向するもう
一枚のメッキ用電極に、たとえば第2図(B)に示すよ
うな遮蔽膜(1−3)を、同様にして形成する。この場
合、メッキレシストの厚みは20〜40μmとするが、
少なくとも設定メッキ膜厚以上が好ましい。また、メッ
キレシストの他、ドライフィルム等を用いてもかまわな
い。
引き続き、電気メッキを行なう、メッキ浴としては、ピ
ロリン酸銅メッキ、硫酸銅メッキ等の公知のメッキ浴を
用いる。
このメッキ浴中に、第2図(A)、(B)に示すような
遮蔽膜(1−3)を形成した基板表面と、それぞれ遮蔽
膜(1−3)が鏡像をなす電極板(1−1)を第1図(
A)に示すように、対向させ設置し、電気メッキを行な
った。この時、基板と電極間の距離は、好ましくは、1
〜5薗とし、電流密度は好ましくはIA/ds+”以下
にして行ない、15〜35μmの銅層を形成する。
以上のようにすると、形成されるメッキ銅層の厚みムラ
は、±10%以下になる。
なお、基板と電極の設置方法は、第1図(A)の他、第
1図(B)のように、複数個の基板および電極板を設置
してもかまわない。さらに、基板端面や基板表面と対向
しない電極表面および端面ば、上記遮蔽膜等により、給
電部を残してコートしておくのが、好ましい。
最後に基板上の遮蔽膜を除去し、銅層をクイックエツチ
ングし、遮蔽膜下の薄銅層を除去する。
その後、メッキ面を整面し、配線回路板を作製した。
以上のことから、本発明の電気メッキ方法を用いること
により、均一の膜厚を持つメッキ膜を形成させることが
できる。
以下、実施例を述べる。
〔実施例1〕 市販の96%An!!O,基板(2インチロス0゜63
5”’)を用意し、300℃に加熱したリン酸中に、こ
の基板を5分間浸漬し、基板表面を粗化した。次にセン
シーアクチ法により、Pdの核材は処理を行なった後、
無電解銅メッキにより2μm厚の薄銅層を基板表面に形
成した。
次に、基板の両面に、第2図(A)、(B)に示すよう
な回路パターンの逆パターンの遮蔽膜を、メンキレジス
トをスクリーン印刷することにより30μm形成した。
また、2枚の電極の片面にそれぞれ第2図(A)、(B
)の鏡像となるパターンを同様に形成した。さらに、基
板の端面および電極の反対面、端面は、給電部以外の部
分に、メンキレジストを塗布した。
次に、硫酸銅メッキ浴を用いて、電気メッキを行なった
。基板と電極間の距離を3鶴とし、第1図(A)のよう
に基板と電極の遮蔽膜のパターンが、鏡像となるように
対向させ、メッキ浴中に、設置した。電流密度を0.5
A/da”に保ち、電気メッキを行ない、合計20μm
の銅層を形成した、次に、メッキレシストを除去し、ク
イックエツチングし、遮蔽膜下の薄銅層を除去した。最
後に、メッキ膜面を整面し、配線回路板を作製した。
なお、電気メッキ終了後の回路パターン上のメッキ膜の
厚みムラは、設定厚み20μmに対し、±1μm以下で
あった。このことから、本発明の電気メッキ方法を用い
ることにより、均一の膜厚を持つメッキ鋼層を形成でき
ることが判った。
〔実施例2〕 実施例1において、遮蔽膜の厚みを408mメッキ鋼層
の厚みを35pmに設定し、同様の実験を行なった。そ
の結果、メッキ鋼層の厚みムラは、設定厚み35μmに
対し、±3μmとなり、実施例1と同様の結果が得られ
た。
〔実施例3〕 実施例1において、電気メッキ時の電流密度をLA/d
a”とし、同様の実験を行なったが、メンキ銅膜の厚み
ムラは、設定厚み20μmに対し、ヤ±2μmとなり、
実施例1と同様の結果が得られた。
〔実施例4〕 実施例1において、基板メッキ用電極間の距離を5鶴に
した以外は、同様の実験を行なった。その結果、メッキ
銅厚の厚みムラは、設定厚み20μmに対し、±1.5
μm以下となり、実施例1と同様の結果が得られた。
〔実施例5〕 実施例1において、基板として市販のガラス−エポキシ
樹脂基板(2インチ口X0.635”it )を用意し
、これを900g/j!のクロム酸濃度を持つクロム酸
液に、基板を3分浸漬し、表面を粗化した。その後実施
例1と同様の実験を行ない、実施例1と同様の結果を得
た。
〔実施例6〕 実施例1で作製した2μm厚の薄銅層を持つ複数の基板
両面に、公知のドライフィルム(膜厚100、um)を
用い、第2図(A)、(B)に示すような遮蔽膜を形成
した。
次に、複数のメッキ用電極両面に、第2図(A)、(B
)と鏡像となるパターンの遮蔽膜を同様に作成した。
これらの基板とメッキ用電極板を、第1図(B)に示す
ように、それぞれの遮蔽膜が鏡像となるように硫酸鋼メ
ッキ浴中に設置し、IA/da”の電流密度で電気メッ
キを行ない、75μmのメッキ銅層を形成した。なお、
電極と基板の距離を3鴎とし、基板の端面およびメッキ
用電極の基板と対向しない面および端面は、給電部を残
してメンキレジストを塗布しておいた。
以下、実施例1と同様の実験を行なったところ基板内の
厚みムラは、設定厚み75μmに対し、±7μmとなり
、また、基板間の厚みムラも、はぼこの範囲内となった
。このように、本発明の電気メッキ方法を用いることに
より、均一な膜厚を持つ、メッキ銅膜を形成することか
で=きた。
〔発明の効果〕
セミアディティブ法による配線回路板の製造の際の電気
メッキ方法において、薄銅層が形成された基板表面に形
成されるべき回路パターンに対して逆パターンの遮蔽膜
を前記基板表面に形成すると共に、この遮蔽膜に対して
鏡像の関係になるパターンを有する遮蔽膜をメッキ用電
極表面に形成し、前記電極および基板を対向させて電気
メッキを行なうことを特徴とするので、均一な回路膜厚
を持つ配線回路板を製造することができた。
【図面の簡単な説明】
第1図(A)は、本発明の一実施例であり、1枚の基板
を電気メッキした場合の説明図、第1図(B)は、複数
枚の基板を電気メッキした場合の説明図、第2図(A)
は、基板表面に形成した遮蔽膜の実施例斜視図、第2図
(B)は、基板表面に形成した遮蔽膜の他の実施例斜視
図である。 1−1・・・・・・メッキ用電極 1−2・・・・・・電気メッキされる基板1−3・・・
・・・遮蔽膜

Claims (1)

    【特許請求の範囲】
  1. (1)セミアディティブ法による配線回路板の製造の際
    の電気メッキ方法において、薄銅層が形成された基板表
    面に形成されるべき回路パターンに対して逆パターンの
    遮蔽膜を前記基板表面に形成すると共に、この遮蔽膜に
    対して鏡像の関係になるパターンを有する遮蔽膜をメッ
    キ用電極表面に形成し、前記電極および基板を対向させ
    て電気メッキを行なうことを特徴とする電気メッキ方法
JP12917087A 1987-05-26 1987-05-26 電気メッキ方法 Pending JPS63293193A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12917087A JPS63293193A (ja) 1987-05-26 1987-05-26 電気メッキ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12917087A JPS63293193A (ja) 1987-05-26 1987-05-26 電気メッキ方法

Publications (1)

Publication Number Publication Date
JPS63293193A true JPS63293193A (ja) 1988-11-30

Family

ID=15002872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12917087A Pending JPS63293193A (ja) 1987-05-26 1987-05-26 電気メッキ方法

Country Status (1)

Country Link
JP (1) JPS63293193A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009249659A (ja) * 2008-04-02 2009-10-29 Nippon Mektron Ltd 電気めっき装置及び電気めっき方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009249659A (ja) * 2008-04-02 2009-10-29 Nippon Mektron Ltd 電気めっき装置及び電気めっき方法

Similar Documents

Publication Publication Date Title
US4770900A (en) Process and laminate for the manufacture of through-hole plated electric printed-circuit boards
JP4959052B2 (ja) 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路
JPH07226575A (ja) プリント配線板の製造法
WO1987007654A1 (en) Printed circuit board fine line plating
JPH04100294A (ja) プリント配線板の製造方法
JP2006502590A (ja) プリント回路基板の製造方法
JP3037755B2 (ja) プリント配線基板の製造方法
KR20160002361A (ko) 인쇄 배선판 및 그 제조 방법
JPS63293193A (ja) 電気メッキ方法
JPH0368795A (ja) 印刷回路用銅箔の製造方法
CN110519917B (zh) 一种通孔的制造方法
JP2893916B2 (ja) プリント配線基板の電解メッキ方法
US20250031316A1 (en) Methods for forming circuit pattern on substrate using metal foil with low surface roughness
JPH03196597A (ja) 印刷配線板の製造方法
JPS6337515B2 (ja)
JPH0350791A (ja) 印刷配線板の製造方法
JP3191686B2 (ja) 印刷配線板の製造方法
JPH1072677A (ja) 一次めっき用無電解めっき液
JPH06177534A (ja) 銅被覆ガラスエポキシ基板の製造方法
JP2580666B2 (ja) 多層印刷配線板の製造方法
JPS63244798A (ja) 配線板の製造方法
JPS617688A (ja) 印刷配線板の製造法
JPS62599B2 (ja)
JPS5967693A (ja) プリント回路板用導体回路の製造方法
JPH0864930A (ja) プリント配線板の製造方法