JPS63294081A - 撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はＣＯＤを用いた撮像装置に関するものであり、
工業用から家庭用にいたる多くのビデオカメラに用いら
れるものである。

従来の技術 従来の撮像装置としては例えばテレビジョン学会技術報
告ｖＯ１１ｏＮｏ５２Ｐ１９〜２４に示されている。第
８図はこの従来の撮像装置に用いられる撮像素子の構成
を示す模式図であり、１は２次元の光学像を電気信号に
変換する撮像部、２は光電変換された信号を一時たくわ
えておく蓄積部、３は信号を水平方向に走査するための
水平転送部、４は不要信号電荷を排出する掃出部、６゜
６は撮像部に含まれている構成要素で、６は光電変換を
行なう受光部（ホトダイオード）、６は信号を垂直方向
に走査する垂直転送部である。以上の様に構成された撮
像素子を第９図に示すように動作させる。まず垂直ブラ
ンキング内に不要電荷を掃出部４に転送するためにｅの
高速掃出転送を行なう。次にホトダイオード５より信号
電荷を６の垂直転送部に読出すａの信号電荷読出を行な
う。

この読出したすべての信号電荷を蓄積部２へ垂直ブラン
キング期間内にｂの信号電荷高速転送により転送する。

蓄積部２へ高速転送された信号電荷を標準テレビ信号の
垂直走査に合せて走査期間内に水平転送部３に転送する
Ｃの通常転送を行なう。

水平転送部まで転送された信号電荷は標準テレビ信号の
水平走査に合せて信号電荷を出力する。また光電変換を
行ない信号電荷を発生させる蓄積期間を短かくする必要
がある場合にはａの信号電荷読出のタイミングから信号
電荷の蓄積に必要な時間だけさかのぼってｄの不要電荷
読出しを行ないホトダイオード内の電荷をリセットする
。このホトダイオードをリセットするために垂直転送部
に読出した電荷はｅの高速掃出転送により撮像素子外に
排出する。

以上の構成をとることにより、垂直転送を行なう前に垂
直転送用ＣＣＤ内の不要電荷を掃出し。

同時に垂直転送時間を’／２０〜１／４ｏ程度に短かく
することによりスミア量を低減することが可能となる。

発明が解決しようとする問題点 しかしながら上記のような構成では撮像素子上の蓄積部
の面積が大きくなるという問題点を有している。たとえ
ば２：１のインターレースを行なっている場合には蓄積
部に必要となるＣＧＤの段数（４相のＣＯＤでは４相を
−まとめにして一段とする）は垂直画素数の％にもなり
その面積は撮像部の％程度と大きくなシ、コストが増加
する問題点を有していた。

本発明はかかる点に鑑み、蓄積部に必要となるＣＯＤの
段数が少なくてもスミア量を十分に低減できる撮像装置
を提供することを目的とする。

問題点を解決するだめの手段 本発明は、複数領域に分割された撮像部と、前記領域別
に１フィールド期間に複数回に分けて水平走査時間以上
の時間間隔おいた異なるタイミングで撮像信号を読出す
ことができる転送部と、前記一つの領域の撮像信号を一
時蓄積する蓄積部を有する撮像素子と、前記具なるタイ
ミングで読出した撮像信号を連続する信号に変換する信
号変換部を備えた撮像装置を特長とするものである。

作用 本発明は前記した構成により撮像素子の撮像部を複数の
領域に分割し、１回に高速転送する信号量を低減するこ
とにより蓄積部の容量を分割数分の１に低減することが
可能となる。また複数回行なう高速転送間の信号を連続
的に出力するための信号変換部を撮像素子内又は信号処
理回路上に設けることにより、通常の撮像装置と同様に
連続的な出力信号を得られる構造とする。以上の構成を
とることにより撮像素子の蓄積部の容量を低減し。

且つスミアの非常に少ない撮像装置を供給することを可
能とする。

実施例 第１図は本発明の第１の実施例における撮像装置に用い
る撮像素子の模式図を示すものである。

１０．１１は光学像を電気信号に変換し、この変換した
信号電荷を垂直方向に転送する撮像部であシ、１０を撮
像部１とし１１を撮像部２とする。

撮像部１．２の基本構成は第８図の従来例と同様である
。従来と異なるのは撮像部を制御するための電荷垂直転
送用のｖ−ｃａｎの電極が１０の撮像部１と１１の撮像
部２で独立していることである。また１２は信号電荷の
蓄積部であり、１３は信号変換部であシ、この１２．１
３の基本構成は第８図の従来例と同様である。従来と異
なるのは１２の蓄積部と１３の信号変換部を制御するた
めのＣＣＤの電極が独立していることである。１４は水
平走査を行なうだめの水平転送部（Ｈ−ＣＯＤ）であり
、１６は不要電荷を掃出するための掃出部である。

以上の様に構成した撮像素子を用いこれを第２図に示す
タイミングで駆動する。第２図は１フイールドの期間の
タイミングを模式的に示したものであり上から’１０．
１１の撮像部、１２の蓄積部。

１３の信号変換部の駆動タイミングを示す。

垂直ブランキング期間中において１０．１１の撮像部１
，２のＶ−ＣＯＤを０２に示す高速掃出転送で駆動する
。ｖ−ｃａＤから不要電荷をすべて転送し終た時点でａ
ｌに示す信号電荷読出１を行なう。この信号電荷読出１
は１ｏの撮像部１のみの信号電荷の読出しを行なうもの
であシ、１１の撮像部２の信号電荷は読出さない。１ｏ
の撮像部１から読出した信号電荷をｂｌに示す信号電荷
高速転送１により１２の蓄積部と１３の信号変換部に順
次高速転送を行なう。１２の蓄積部の信号電荷蓄積容量
は１０の撮像部１のすべての信号電荷が蓄積できるよう
構成されている。垂直ブランキングの終る２〜３Ｈ（水
平走査）前から１２゜１３０蓄積部及び信号変換部を０
１の通常転送１で駆動を行なう。この通常転送１は１Ｈ
期間ごとに垂直方向に１画素分の信号電荷を転送すると
ともに１４の水平転送部（Ｈ−ＣＯＤ）では水平走査を
行ない撮像信号として電荷を電圧に変換して撮像素子の
出力とする。１３の信号変換部の容量は数〜十数ライン
の信号（１１の撮像部２の信号電荷が高速転送し終える
期間に通常転送１を行なえるだけの容量）が蓄積できる
よう構成する。たとえばｂｌ及びｂ２の信号電荷高速転
送を０１の通常転送１　（７）４０倍（約６３０Ｋ）ｌ
ｚ）で行なった場合、７ラインの分の蓄積容量となる。

したがって１２の蓄積部から信号電荷がすべて１３の信
号変換部に転送し終わる直前にＣ２の信号電荷読出２を
行ない、信号変換部に転送し終わった時点でｂ２の信号
電荷高速転送２を行なう。このとき信号変換部ではＣ１
の通常転送をひきつづき行なう。ｂ２の信号電荷高速転
送２は１１の撮像部２の信号電荷をすべて１２の蓄積部
へ転送した時点で終了する。次に信号変換部における通
常転送１が終了した時点で、１２・の蓄積部から１３の
信号変換部へｂ３の信号電荷高速転送３を行なう。この
ｂ３の信号電荷高速転送３は１３の信号変換部の容量分
をＩＨ（水平走査）期間内に行ない、ｂｌとｂ２に２回
に分けて信号電荷の高速転送したものを連続して出力す
る動作を行なう。ｂ３の信号電荷高速転送３と他の撮像
素子駆動パルスの関係を第３図に示す。ｂ５の高速転送
３を行なった後に１２．１３の蓄積部と信号変換部を同
時に０２の通常転送２で駆動し、ＩＨ期間ごとに垂直方
向に１画素づつの転送を行なう。また不要電荷の読出は
ｄｌ及びＣ２で行ない、掃出のだめの高速転送はｅｌと
Ｃ２で行なう。このときの撮像信号の蓄積時間はｄｌか
らＣ２又はＣ２から１Ｌ１までの期間となる。蓄積時間
を決定するｄｌ及びＣ２の不要電荷読出はｅ。

及びＣ２の期間をのぞ（ｃ、又はＣ２の期間の任意の位
置に設定することができる。もし蓄積時間を長くする必
要のあるときにはｄｌ及びＣ２で読出している不要電荷
を１０．１１の撮像部１と２で別々に行ないｄｌで１０
の撮像部１からのみ不要電荷を読出し、Ｃ２で１１の撮
像部２からのみ不要電荷を読出すことにより、はぼ１フ
ィールド期間の蓄積時間とすることが可能となる。また
不要電荷読出しを次フィールドの画素について行なうと
蓄積時間は約２フイールドの期間までとすることが可能
となる。

第４図に本発明の第１の実施例における撮像装置のブロ
ック図を示す。８はレンズを含む光学系。

９は第１図に示した撮像素子、２１は撮像素子駆動のだ
めの駆動回路、３１は第２図及び第３図に示す駆動のだ
めのパルスタイミングを定めるパルス発生回路、１９は
撮像素子の出力信号を一定の形式に変換する信号処理回
路である。パルス発生回路３１は外部からの蓄積時間の
設定により、第２図に示すように駆動パルスのタイミン
グを発生させ、駆動回路２２は撮像素子が必要とするパ
ルス電圧及び波形にして撮像素子９を駆動する。撮像素
子９からは光学系８かもの光学像を２図のタイミングに
したがい光電変換を行ない出力する。

この出力された信号を所定のレベル変換し、アパーチャ
ー補正、γ補正などを行ない撮像信号として出力する。

以上のような撮像素子と、駆動方法を行なうことにより
、撮像素子の蓄積部の面積を約１ｋに削減し、同時に不
要電荷の掃出転送と信号電荷の高速転送によるスミアレ
ベルの低減を行なうことができる撮像装置を実現するこ
とが可能となる。合せて撮像信号の蓄積時間も自由に制
御することができる。

第６図は本発明の第２の実施例を示す撮像装置のブロッ
ク図である。同図において４ｏは撮像素子、１６はアナ
ログ信号をディジタル信号に変換するム／Ｄ変換器、１
７は入力信号を一時だくわえ遅延する遅延回路、１８は
スイッチ、２０は撮像素子４ｏの駆動タイミングを定め
るパルス発生回路、２１はパルスの電圧と波形を定め撮
像素子４０を駆動する駆動回路、３２は撮像信号を所定
の形式に変換する信号処理回路である。

同図の撮像素子４０と第１図の撮像素子の構成の異なる
のは１３の信号変換部がない点である。

また第５図の信号処理ブロックにおいて第４図と異なる
のはム／Ｄ変換器１６と遅延回路１７が追加され信号変
換部の機能をもたせた点である。

前記のように構成された第２の実施例の撮像装置につい
て以下その動作を説明する。パルス発生回路２０から出
力される駆動タイミングの模式図を第６図に示す。同図
と第２図の異なる点はｂ３の信号電荷高速転送３を行な
わない点であシ、また１２の蓄積部１がないため、ｂ２
の信号電荷高速転送中には１４のＨ−ＣＯＤの水平転送
が実質的に停止する点である。以上の２点をのぞいては
第１の実施例と同様な撮像素子の駆動を行なう。このよ
うにして得られた撮像信号をＡ　／　Ｄ変換器１６によ
りディジタル信号に変換し、メモリで構成した遅延回路
１７に入力する。遅延回路の遅延時間は第６図ｂ２で示
した信号電荷高速転送２を行なう時間と同一にする。ス
イッチ１８はｃｌ、ｂ２の期間Ｓ２側とし、ｃ２の期間
はＳ１側に切換る。

この切換制御はパルス発生回路２０からの制御信号で行
なう。以上のように構成することにより、ｂ２の信号電
荷高速転送による撮像素子の出力信号の不連続部（実質
的に１４のＨ−ＣＯＤが停止する期間）をなくシ、連続
した撮像信号として３２の信号処理回路に入力する。３
２の信号処理回路ではアパーチャ補正、γ補正などを行
ない目的とする信号の形式に変換して出力する。

以上の様に本実施例によれば、遅延回路１７を設け、前
述のような撮像素子及び駆動方法を用いることにより、
撮像素子の蓄積部の面積をさらに低減し、同時に不要電
荷の掃出転送と信号電荷の高速転送によるスミアレベル
の低減を行なうことができる撮像装置を実現することが
できる。

なお本実施例では信号処理部分をディジタル回路で構成
したがこれにかぎる必要はない。また撮像部を２つの領
域に分割した例を示したが、２分割に限定する必要はな
い。撮像部を４つに分割したときの実施例のブロック図
を第７図に示す。分割数が増加し遅延回路が３コになっ
た以外は第２の実施例と同様であるので説明は省略する
。

また撮像部の領域の分割を増加させることは。

第１の実施例においても同様に行なえる。このとき駆動
タイミングはｈ２．　ｂ２．　ｂ３．　ａ２．　ｄ２゜
ｅ２の一周期の駆動を１フィールド期間内に必要回数く
り返すことになる。

発明の詳細 な説明したように本発明によれば、撮像素子内に構成さ
れる蓄積部の容量を撮像部の領域分割数分の１に低減で
き、同時にスミアレベルを十分低減することが出来、撮
像装置のコスト低減と性能改善を同時に行なうことがで
き、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例に用いる撮像素子の構
成を示し、ムは全体平面図、Ｂ、Ｃはその要部の拡大図
、第２図は同実施例の撮像素子の駆動タイミング図、第
３図は同実施例の撮像素子の駆動波形図、第４図は同実
施例の構成を示すブロック図、第６図は第２の実施例の
構成を示すブロック図、第６図は第２の実施例の撮像素
子の駆動タイミング図、第７図は第３の実施例の構成を
示すブロック図、第８図は従来の撮像素子の構成を示し
人は全体平面図、Ｂはその要部拡大図、第９図は従来の
撮像素子の駆動タイミング図である。 １０．１１．２３，２４，２５．２６・・・・・・撮像
部、１３・・・・・・信号変換部、１４・・・・・・水
平転送部、１５・・・・・・掃出部、１６・・・・・・
ム／Ｄ変換器、１７゜２７・・・・・・遅延回路、１８
．２８・・・・・・スイッチ、２１・・・・・・駆動回
路、２０＊３０，３１・・・・・・パルス発生回路、９
．４０．４１・・・・・・撮像素子。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第６
図 第７図 第８図

Claims (3)

【特許請求の範囲】
1. （１）複数領域に分割された撮像部と、前記領域別に１
   フィールド期間に複数回に分けて水平走査時間以上の時
   間間隔おいた異なるタイミングで撮像信号を読出すこと
   ができる転送部と、前記一つの領域の撮像信号を一時蓄
   積する蓄積部を有する撮像素子と、前記異なるタイミン
   グで読出した撮像信号を連続する信号に変換する信号変
   換部を備えたことを特徴とする撮像装置。
2. （２）信号変換部を前記撮像素子内に持つことを特徴と
   する特許請求の範囲第１項記載の撮像装置。
3. （３）信号変換部を撮像素子とは独立に信号遅延回路に
   より構成することを特徴とする特許請求の範囲第１項記
   載の撮像装置。