JPS6329504A - バイアススパツタ方法 - Google Patents
バイアススパツタ方法Info
- Publication number
- JPS6329504A JPS6329504A JP17157986A JP17157986A JPS6329504A JP S6329504 A JPS6329504 A JP S6329504A JP 17157986 A JP17157986 A JP 17157986A JP 17157986 A JP17157986 A JP 17157986A JP S6329504 A JPS6329504 A JP S6329504A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- substrate
- bias sputtering
- film
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイアススパッタ方法に関し、特に膜質が良好
でしかもアスペクト比の大きなパターンに対する被着性
が良好なバイアススパッタ方法に関するものである。
でしかもアスペクト比の大きなパターンに対する被着性
が良好なバイアススパッタ方法に関するものである。
一般に半導体装置の製造工程では、半導体基板上に金属
膜を被着し、これを所要のパターンに形成して電極、配
線を形成している。近年、半導体装置の素子の微細化に
伴って電極及び配線も微細化され、これによりアスペク
ト比の大きなパターンへの金属膜被着の技術の必要性が
高められている。従来、このようなアスペクト比の大き
なパターンへ良好な金属膜被着を行う技術として、基板
に負の電圧を印加しながらスパッタを行う所謂バイアス
スパッタ法が知られている。
膜を被着し、これを所要のパターンに形成して電極、配
線を形成している。近年、半導体装置の素子の微細化に
伴って電極及び配線も微細化され、これによりアスペク
ト比の大きなパターンへの金属膜被着の技術の必要性が
高められている。従来、このようなアスペクト比の大き
なパターンへ良好な金属膜被着を行う技術として、基板
に負の電圧を印加しながらスパッタを行う所謂バイアス
スパッタ法が知られている。
即ち、このバイアススパッタ法は、金属膜被着を行う基
板を支持した電極をカソード電極に対向配置するととも
に、この基板側電極に負のバイアス電圧を印加し、かつ
チャンバ内を所要のガス圧力に維持した状態でスパッタ
を行う方法である。
板を支持した電極をカソード電極に対向配置するととも
に、この基板側電極に負のバイアス電圧を印加し、かつ
チャンバ内を所要のガス圧力に維持した状態でスパッタ
を行う方法である。
このバイアススパッタ法によれば、印加されたバイアス
によってイオンの衝突を起こし、この際のスパッタエッ
チによって傾斜部を優先的にエッチし、平坦部に再付着
をさせることにより平坦性の高い膜被着を実現できる。
によってイオンの衝突を起こし、この際のスパッタエッ
チによって傾斜部を優先的にエッチし、平坦部に再付着
をさせることにより平坦性の高い膜被着を実現できる。
この種のバイアススパッタにおいては、アスペクト比の
大きなパターンへの金属膜の被着性を向上させるために
は基板に供給される電力を増大させること、例えば−の
手段として基板のバイアス電圧を高めることが有効であ
るが、このバイアス電圧の増大に伴ってチャンバ内にお
けるアルゴンが膜中に取り込まれ易くなる。特に、アル
ゴンガスが比重が小さいために取り込み量が多くなる。
大きなパターンへの金属膜の被着性を向上させるために
は基板に供給される電力を増大させること、例えば−の
手段として基板のバイアス電圧を高めることが有効であ
るが、このバイアス電圧の増大に伴ってチャンバ内にお
けるアルゴンが膜中に取り込まれ易くなる。特に、アル
ゴンガスが比重が小さいために取り込み量が多くなる。
このため、その後の熱処理工程によってこの取り込まれ
たアルゴンが熱膨張し、膜中においてボイドが発生しま
たヒロックの原因となる等、被着形成した膜質の低下を
招くという問題がある。
たアルゴンが熱膨張し、膜中においてボイドが発生しま
たヒロックの原因となる等、被着形成した膜質の低下を
招くという問題がある。
本発明の目的は、膜質の低下を招くことなく、しかも形
成する膜の被着性を良好なものにできるバイアススパッ
タ方法を提供することにある。
成する膜の被着性を良好なものにできるバイアススパッ
タ方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、クリプトンガス、キセノンガス、ラドンガス
又はこれらのガスとアルゴンガスとの混合ガス等のよう
に、アルゴンガスよりも比重の大きな処理ガスを用いて
バイアススパッタ成膜を行なっている。
又はこれらのガスとアルゴンガスとの混合ガス等のよう
に、アルゴンガスよりも比重の大きな処理ガスを用いて
バイアススパッタ成膜を行なっている。
上記した装置によれば、反応処理ガスの比重が大きいた
めに、スパッタ形成される膜中へのガスの混入が抑制で
き、その後の処理における膨れを防止でき、これにより
良質でかつ被着性の良い成膜を行うことができる。
めに、スパッタ形成される膜中へのガスの混入が抑制で
き、その後の処理における膨れを防止でき、これにより
良質でかつ被着性の良い成膜を行うことができる。
第１図は本発明を実施するためのバイアススパッタ装置
の一例を示す断面図である。
の一例を示す断面図である。
内部を気密に保持可能なチャンバ１内には、上部電極２
と下部電極３とを対向配置し、上部電極２には成膜を行
うための基板としてのシリコンウェハＷを支持し、下部
電極３には成膜材料としてのアルミニウムのターゲット
Ｔを支持している。
と下部電極３とを対向配置し、上部電極２には成膜を行
うための基板としてのシリコンウェハＷを支持し、下部
電極３には成膜材料としてのアルミニウムのターゲット
Ｔを支持している。
そして、前記上部電極２には負電源４を接続して所定の
バイアス電圧をシリコンウェハＷに印加し、また下部電
極３はカソード電極として負電源５を接続している。な
お、チャンバ１は接地しており、また、下部電極２には
ヒータ１２を近接配置し、前記下部電極３には下部電極
３に磁界を生じさせる永久磁石１３を配設している。
バイアス電圧をシリコンウェハＷに印加し、また下部電
極３はカソード電極として負電源５を接続している。な
お、チャンバ１は接地しており、また、下部電極２には
ヒータ１２を近接配置し、前記下部電極３には下部電極
３に磁界を生じさせる永久磁石１３を配設している。
更に、前記上部電極２の負電源４の回路内には電流計１
０を介挿し、かつこの電流計１０をコントローラ１１に
接続している。このコントローラ１１は、前記電流計１
０からの電流値に基づいて前記負電源４を制御し、シリ
コンウェハＷの電流を制御できるように構成している。
０を介挿し、かつこの電流計１０をコントローラ１１に
接続している。このコントローラ１１は、前記電流計１
０からの電流値に基づいて前記負電源４を制御し、シリ
コンウェハＷの電流を制御できるように構成している。
一方、前記チャンバ１の上部には処理ガスａ６に連通し
たガス供給ロアを開設するとともに、下部にはチャンバ
１内を所定の圧力に減圧させる排気口８を開設しポンプ
９を配設している。
たガス供給ロアを開設するとともに、下部にはチャンバ
１内を所定の圧力に減圧させる排気口８を開設しポンプ
９を配設している。
ここで、前記処理ガス源６には、アルゴンガスよりも比
重の大きなりリプトンガス、キセノンガス、ラドンガス
又はこれらのガスとアルゴンガスとの混合ガスを採用し
ている。
重の大きなりリプトンガス、キセノンガス、ラドンガス
又はこれらのガスとアルゴンガスとの混合ガスを採用し
ている。
このバイアススパッタ装置を用いた本発明方法は、先ず
排気口８及びポンプ９によりチャンバ１内を１０−’Ｔ
ｏｒｒ程度に高真空排気を行った後、ガス供給ロアから
チャンバ１内に処理ガスを導入し内部を１〜１００Ｔｏ
ｒｒ程度の真空度に設定する。
排気口８及びポンプ９によりチャンバ１内を１０−’Ｔ
ｏｒｒ程度に高真空排気を行った後、ガス供給ロアから
チャンバ１内に処理ガスを導入し内部を１〜１００Ｔｏ
ｒｒ程度の真空度に設定する。
次いで、ヒータ１２で上部型ｉ２を加熱しながら下部電
極３に負電源５から電力を印加する。同時に上部電極２
にも買電ａ４から電力を印加し、所要のバイアスに設定
する。これにより、両電極２．３間にプラズマが発生し
、このプラズマの作用によって下部電極３上のアルミニ
ウムのターゲットＴからアルミニウム原子が飛散される
。このアルミニウム原子は上部電極２上のシリコンウェ
ハＷに向かって飛散され、今度は上部電極２の近傍に発
生しているプラズマの作用によってシリコンウェハＷの
表面に被着される。
極３に負電源５から電力を印加する。同時に上部電極２
にも買電ａ４から電力を印加し、所要のバイアスに設定
する。これにより、両電極２．３間にプラズマが発生し
、このプラズマの作用によって下部電極３上のアルミニ
ウムのターゲットＴからアルミニウム原子が飛散される
。このアルミニウム原子は上部電極２上のシリコンウェ
ハＷに向かって飛散され、今度は上部電極２の近傍に発
生しているプラズマの作用によってシリコンウェハＷの
表面に被着される。
このとき、上部電極２における電流は電流計ｌＯで測定
され、コントローラ１１はこの電流値に基づいて前記買
電＃４をフィードバック制御し、シリコンウェハＷにお
ける電流が略所定の値以上となるように制御する。これ
により、上部電極２におけるバイアスを一定に保持した
ままで前記プラズマの下でシリコンウェハＷに流れ込む
ガスのイオン量を増大させて基板電流を所定値以上に維
持できる。これにより、膜質が良好でかつ被着性の良い
成膜を実現できる。
され、コントローラ１１はこの電流値に基づいて前記買
電＃４をフィードバック制御し、シリコンウェハＷにお
ける電流が略所定の値以上となるように制御する。これ
により、上部電極２におけるバイアスを一定に保持した
ままで前記プラズマの下でシリコンウェハＷに流れ込む
ガスのイオン量を増大させて基板電流を所定値以上に維
持できる。これにより、膜質が良好でかつ被着性の良い
成膜を実現できる。
また、このとき処理ガスにはアルゴンガスよりも比重の
大きなガスを使用しているため、プラズマとともに処理
ガスがシリコンウェハＷに向かって移動される加速度が
低下され、これにより処理ガスがシリコンウェハＷ中に
取り込まれる確率は処理ガスにアルゴンガスを用いた場
合によりも低減される。したがって、後工程においてシ
リコンウェハＷの熱処理を行った場合でも、取り込まれ
たガス成分が熱膨張することによって発生されるボイド
を抑制でき、膜質の向上を達成できる。
大きなガスを使用しているため、プラズマとともに処理
ガスがシリコンウェハＷに向かって移動される加速度が
低下され、これにより処理ガスがシリコンウェハＷ中に
取り込まれる確率は処理ガスにアルゴンガスを用いた場
合によりも低減される。したがって、後工程においてシ
リコンウェハＷの熱処理を行った場合でも、取り込まれ
たガス成分が熱膨張することによって発生されるボイド
を抑制でき、膜質の向上を達成できる。
上述した実施例によれば次の効果を得ることができる。
（１）処理ガスにアルゴンガスよりも比重の大きなガス
を利用しているため、バイアススパッタ反応時にガス成
分がシリコンウェハ中に取り込まれるも１率が低減し、
後工程における熱処理によってもガス成分による膨れ等
が抑制でき、膜質の向上を達成できる。
を利用しているため、バイアススパッタ反応時にガス成
分がシリコンウェハ中に取り込まれるも１率が低減し、
後工程における熱処理によってもガス成分による膨れ等
が抑制でき、膜質の向上を達成できる。
（２）シリコンウェハの電流を制御しているので、均一
な成膜を行うことができ、アスペクト比の大きなパター
ンへの金属膜の被着性を向上することができる。
な成膜を行うことができ、アスペクト比の大きなパター
ンへの金属膜の被着性を向上することができる。
（３）基板電流を直接測定し、この測定値に基づいて負
電源を制御しているので、基板電流を所定値に保持でき
、安定した膜質、被着性の成膜を行うことができる。
電源を制御しているので、基板電流を所定値に保持でき
、安定した膜質、被着性の成膜を行うことができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、アルミニウム
以外の金属をスパッタ成膜する場合にも全く同様に適用
できる。また、処理ガスはアルゴンガスよりも比重の大
きなガスであれば、前記した以外のものを採用すること
もできる。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、アルミニウム
以外の金属をスパッタ成膜する場合にも全く同様に適用
できる。また、処理ガスはアルゴンガスよりも比重の大
きなガスであれば、前記した以外のものを採用すること
もできる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置における
薄膜を形成する場合に適用した場合について説明したが
、それに限定されるものではな（、種々の基板に対して
薄膜を形成する場合にも同様に適用できる。
をその背景となった利用分野である半導体装置における
薄膜を形成する場合に適用した場合について説明したが
、それに限定されるものではな（、種々の基板に対して
薄膜を形成する場合にも同様に適用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、バイアススパッタによる成膜に際し、クリプ
トンガス、キセノンガス、ラドンガス又はこれらのガス
とアルゴンガスとの混合ガス等のようにアルゴンガスよ
りも比重の大きな処理ガスを用いているので、基板中へ
のガス成分の取り込みを抑制し、後工程における熱処理
によってもガス成分の膨らみによるボイド等の発生を防
いで膜質の向上を図るとともに、アスペクト比の大きな
パターンに対する膜の被着性を向上することができる。
トンガス、キセノンガス、ラドンガス又はこれらのガス
とアルゴンガスとの混合ガス等のようにアルゴンガスよ
りも比重の大きな処理ガスを用いているので、基板中へ
のガス成分の取り込みを抑制し、後工程における熱処理
によってもガス成分の膨らみによるボイド等の発生を防
いで膜質の向上を図るとともに、アスペクト比の大きな
パターンに対する膜の被着性を向上することができる。
図は本発明方法を実施するための装置の一例を示す断面
図である。 １・・・チャンバ、２・・・上部電極（基板側電極）、
３・・・下部電極（カソード電極）、４・・・負電源、
５・・・負電源、６・・・処理ガス源、７・・−ガス供
給口、８・・・排気口、９・・・ポンプ、ｌＯ・・・電
流計、１１・・・コントローラ、１２・・・ヒータ、１
３・・・磁石、Ｗ・・・シリコンウェハ（基板）、Ｔ・
・・ターゲット。
図である。 １・・・チャンバ、２・・・上部電極（基板側電極）、
３・・・下部電極（カソード電極）、４・・・負電源、
５・・・負電源、６・・・処理ガス源、７・・−ガス供
給口、８・・・排気口、９・・・ポンプ、ｌＯ・・・電
流計、１１・・・コントローラ、１２・・・ヒータ、１
３・・・磁石、Ｗ・・・シリコンウェハ（基板）、Ｔ・
・・ターゲット。
Claims (1)
- 【特許請求の範囲】 １、所要の処理ガス雰囲気中で、基板にバイアス電圧を
印加してスパッタ成膜を行う方法において、前記処理ガ
スとしてアルゴンガスよりも比重の大きなガスを用いる
ことを特徴とするバイアススパッタ方法。 ２、処理ガスがクリプトンガス、キセノンガス、ラドン
ガス又はこれらのガスとアルゴンガスとの混合ガスであ
る特許請求の範囲第１項記載のバイアススパッタ方法。 ３、基板の電流を検出して基板に接続した電源を制御し
、基板の電流を所定値に制御してバイアススパッタを行
ってなる特許請求の範囲第１項記載のバイアススパッタ
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17157986A JPS6329504A (ja) | 1986-07-23 | 1986-07-23 | バイアススパツタ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17157986A JPS6329504A (ja) | 1986-07-23 | 1986-07-23 | バイアススパツタ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6329504A true JPS6329504A (ja) | 1988-02-08 |
Family
ID=15925765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17157986A Pending JPS6329504A (ja) | 1986-07-23 | 1986-07-23 | バイアススパツタ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6329504A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148724A (ja) * | 1988-11-29 | 1990-06-07 | Nec Corp | 半導体装置の製造方法 |
| DE102005005325A1 (de) * | 2005-02-04 | 2006-08-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle |
| JP2009259876A (ja) * | 2008-04-13 | 2009-11-05 | Fujikura Ltd | 半導体装置および半導体装置の製造方法 |
-
1986
- 1986-07-23 JP JP17157986A patent/JPS6329504A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148724A (ja) * | 1988-11-29 | 1990-06-07 | Nec Corp | 半導体装置の製造方法 |
| DE102005005325A1 (de) * | 2005-02-04 | 2006-08-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle |
| US7368314B2 (en) | 2005-02-04 | 2008-05-06 | Infineon Technologies Ag | Method for fabricating a resistive memory |
| DE102005005325B4 (de) * | 2005-02-04 | 2011-12-15 | Adesto Technology Corp., Inc. | Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle |
| JP2009259876A (ja) * | 2008-04-13 | 2009-11-05 | Fujikura Ltd | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0642480B2 (ja) | 半導体ウエファの背面を処理する方法 | |
| JPS61170050A (ja) | 低抵抗接点の形成方法 | |
| JPH0641733A (ja) | 反応性スパッタリング装置 | |
| EP0090613B1 (en) | Improvements in methods of making layered electrical devices | |
| JPH0570957A (ja) | プラズマ気相成長装置 | |
| JPS634062A (ja) | バイアススパツタ装置 | |
| JPWO2008032627A1 (ja) | ドライエッチング方法 | |
| US5228940A (en) | Fine pattern forming apparatus | |
| JPS6187868A (ja) | 薄膜形成方法および装置 | |
| JP3078853B2 (ja) | 酸化膜形成方法 | |
| JP3180438B2 (ja) | プラズマ処理装置被処理基板固定方法 | |
| JPS634066A (ja) | バイアススパツタ装置 | |
| JPS634063A (ja) | バイアススパツタ装置 | |
| JP2703228B2 (ja) | 窒化シリコン膜の形成方法 | |
| JPS637364A (ja) | バイアススパツタ装置 | |
| JPH0492423A (ja) | 半導体集積回路装置の製造方法 | |
| JPS637367A (ja) | バイアススパツタ装置 | |
| JP3220631B2 (ja) | プラズマ処理方法及び装置 | |
| JPH11135483A (ja) | 半導体装置の製造装置 | |
| JPH07252655A (ja) | 薄膜形成装置 | |
| JP3235095B2 (ja) | シリコン酸化膜の成膜方法 | |
| JPH0323633A (ja) | ドライエッチング方法 | |
| JPH02111867A (ja) | シリコン基体への金属の堆積方法 | |
| JP2516099B2 (ja) | ドライエッチング方法 | |
| JP2782797B2 (ja) | 半導体装置の製造方法 |