JPS6329521A - 被膜形成方法および装置 - Google Patents

被膜形成方法および装置

Info

Publication number
JPS6329521A
JPS6329521A JP17157786A JP17157786A JPS6329521A JP S6329521 A JPS6329521 A JP S6329521A JP 17157786 A JP17157786 A JP 17157786A JP 17157786 A JP17157786 A JP 17157786A JP S6329521 A JPS6329521 A JP S6329521A
Authority
JP
Japan
Prior art keywords
film
cvd
chamber
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17157786A
Other languages
English (en)
Inventor
Nobuo Owada
伸郎 大和田
Mitsuaki Horiuchi
光明 堀内
Shunji Sasabe
笹部 俊二
Hiroyuki Akimori
秋森 裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17157786A priority Critical patent/JPS6329521A/ja
Publication of JPS6329521A publication Critical patent/JPS6329521A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、CVDで形成される被膜の平坦化に適用して
有効な技術に関する。
〔従来の技術〕
半導体ウェハの表面である回路素子形成面の上には、該
回路素子との電気的導通をとるために多層配線を形成す
ることが行われている。
上記多層配線は、たとえば二酸化ケイ素(9i02 )
からなる絶碌嗅を介してアルミニウム(Af)等からな
る配線層を積石することにより形成することができる。
その際、第1絶碌膜の表面が平坦であっても、該絶縁膜
上に所定形状の第1配線層を形成し、その上に第2絶縁
膜を形成する場合には、該第2絶縁膜には上記第1配線
層の厚さに起因する段差が形成されることになる。この
ように第2絶縁膜の表面に・段差があると、その上にア
ルミニウム層をスパッタリング法により被着し、第2配
線層を形成する場合、その表面の段差部におけるステッ
プ・カバレジが悪く、そのため該第2配線層に断線が生
じ易く、信頼性上問題がある。
この現象は、第2配線層に限られたものでなく、同様に
積層して形成される第3配線層以上の配線層にも当然に
生じる問題であり、特に上層になる程段差が大きくなる
ため影響が甚大である。
そこで、絶縁膜上に配線層を形成する場合には、該絶縁
膜に生じている段差を予め平坦にすることが行われてい
る。その平坦化の技術の一つに、いわゆるバイアス・ス
パッタ法があり、この技術については、特公昭51−2
2912号公報に詳記されている。
その概要は、たとえば二酸化ケイ素(S+Ch)のスパ
ッタデポジションとスパッタエツチングとを同時に進行
させることにより、絶縁膜表面の平坦化を行うものであ
る。
〔発明が解決しようとする問題点〕
上記バイアス・スパッタ法では、通常のスパッタデポジ
ション方法に、さらにバイアスを印加することにより行
われる。そのため、エツチング装置には複数のRF電源
が必要とされ、その電源を同時に使用することが行われ
る。その際、電源が相互に干渉し合うため、安定した電
力の供給が困難であるという問題がある。
また、装置内に石英ターゲットが存在するため、該ター
ゲットが異物発生源となり、ウェハ表面に石英の粒子が
付着することがあり、異物の段差に起因した平坦性の劣
化という問題もある。
本発明の目的は、CVDによる被膜表面の平坦化を安定
に行うことができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、独立して操作が可能なCVD処理部とスパッ
タエツチング処理部とを備えた装置を用い、試料表面に
被膜をCVD法で形成し、次いで該被膜の表面のスパッ
タエツチングを行うものである。
〔作用〕
上記した手段によれば、試料表面に存在する段差に起因
して被膜表面に急峻な形状の段差が形成される場合であ
っても、その後のスパッタエツチングで上記段差の急峻
な突出部を優先的にエツチングすることができるため、
上記被膜の表面の平坦化を行うことができるものである
また、CVD処理部とスパッタエツチング処理部とを独
立して操作することにり、複数の電源を同時に使用する
場合のような相互干渉を排除できるため、安定した装置
の作動を確保することができ、上記目的を達成できるも
のである。
〔実施例1〕 第1図は本発明による実施例1である絶縁膜形成装置を
示す概略説明図、第2図(a)〜(e)は本実施例1の
装置を用いて行う多層配線の形成工程の概略を示す部分
断面図である。
本実施例1の装置は、チャンバ1の中に平行平板電極が
、設置されてなるものである。上記平行平板電極は、ウ
ェハ載置電極2とシャワー電極(上部電極)3とで構成
されている。上記ウェハ載置電極2は軸4でチャンバ1
の底部に支持されており、また該ウェハ載置電極2の裏
面には絶縁部材5を介してヒータ6が取付けられている
。また、上記ンヤワー電極3は、チャンバlの上部内壁
面に絶縁部材7を介して取付けられている。その内部は
、チャンバ1の中に反応ガスを供給できるように空洞に
なっている。そして、上記ウェハ載置電極2およびシャ
ワー電極3は、それぞれ接地された独立制御可能な高周
波電源8および8aにマツチングボックスMBを介して
電気的に接続されている。
また、チャンバ1の左右両壁面には、それぞれ管9およ
び9aがゲートバルブ10および10aを介して取付け
られており、該ゲートバルブ10および10aの開閉を
通してチャンバ1の中を真空にしたり反応ガスの給排気
を行うことができるものである。
次に、本発明の作用についてせつめいする。
先ず、図示するように半導体ウェハ11をウェハ載置電
極2の上に載置し、該半導体ウェハ11をヒータ6で所
定温度に過熱する。また、管9または9aに接続されて
いる真空ポンプ(図示せず)によりチャンバ1の中を所
定の真空状態にする。
続いてシャワー電極3に高周波電源8aから電力を印加
しながら、反応ガスを矢印に示す方向からシャワー電極
3の内部に流し、チャンバ1の中に供給する。こうする
ことにより、上記半導体ウェハ11の表面にプラズマC
VD被膜を形成することができるものである。
また、本実施例1の装置では、熱分解CVDをも行うこ
とができる。すなわち、チャンバ1の中を常圧のまま半
導体ウェハ11を所定温度に加熱した後、プラズマCV
Dの場合と同様にシャワー電極3から半導体ウェハ11
の上に反応ガスを供給し、余剰ガスをゲートバルブ10
または10aを通して排気する。こうすることにより、
上記半導体ウェハ11の表面に熱分解CVD被膜を形成
することができるものである。
上記のようにして被膜を形成した後、所定の真空度の下
で高周波電源8によりウェハ載置電極2に電力を印加し
ながら、上記反応ガスと同様にしてアルゴン(Ar)を
チャンバ1の中に供給する。
このようにすることにより、上記被膜をスパッタエツチ
ングすることができるものである。
以上説明したように、本実施例1の装置を使用すること
により、プラズマCVDと熱分解CVDの何れをも行う
ことができ、また上記何れかのCVDの後にスパッタエ
ツチングを行うことができる。プラズマCVDの場合は
、該プラズマCVDとスパッタエツチングとを独立に操
作することができるものである。
上記操作により被膜を形成した後、スパッタエツチング
を行うことによりその被膜に段差が存在するばあいには
、該被膜の表面を平坦化することができるものである。
また、上記被膜形成とスパッタエツチングとを交互に繰
り返すことにより、形成されるCVD被膜の表面を一段
と平坦にすることが可能である。
次に、半導体ウェハ11の多層配線の形成を例にして具
体的に説明する。
第2図(a)では、プラズマCVDを行い、半導体ウェ
ハ11の表面に絶縁膜を被着した工程を示しである。す
なわち、シリコン(Si)単結晶からなる半導体基板1
20表面に形成されたフィールド酸化膜(第1絶縁膜)
13の上には、アルミニウム(AI)からなる第1配線
層14が形成されており、該配線114の上には二酸化
ケイ素(S102)からなる第2絶縁層15が被着され
ている。この第2絶縁層15が、前記説明によるプラズ
マCVDにより被着形成をおこなったものである。その
際、反応ガスとしてはモノシラン(SiH4)と亜酸化
窒素(N20)等を使用することができる。
プラズマCVDにより第2絶縁膜を形成する場合、その
表面に第1配線層の影響を受けてオーバーハングした急
峻な段差が形成される二とがあり、その状態が第2図(
a)に示されている。
第2図ら)では、同図(a)の工程で第2絶縁層15を
形成した後、該絶縁層15にアルゴンスパッタエツチン
グを行った工程を示しである。このスパッタエツチング
により第2図(a)に示す急峻な段差形状を同図ら)の
ように緩和することができるものである。このように段
差が緩和されるのは、第2絶縁膜の表面の段差が急峻で
ある程その突出部15aが、半導体ウェハ11の主面に
対して垂直に加速されたアルゴンイオン(Ar= ) 
I:ヨl)スパッタエツチングされ易いことに起因する
第2図(C)は、上記第2図b)の工程の後にリンケイ
酸ガラス(PSG)からなる第3絶碌膜16を被着形成
した工程を示している。上記第3絶縁膜16は、前記熱
分解CVDにより形成することができる。その際、反応
ガスとしてはモノシラン(S iH4)s酸* (02
) オヨびホスフィン(PH3)からなる混合ガスを使
用することができる。
第2図(d)は、上記第3絶縁膜16の表面を平坦化す
る工程を示している。すなわち、第3絶縁膜の表面には
、上記第2図(C)に示すように第2絶縁膜の表面形状
の影響を受けて段差が形成されている。この段差部にも
、第2絶縁膜15の場合よりは緩やかであるが、突出部
16aが形成されていおり、スパッタエツチングを行う
と上記第2絶縁膜の場合と同様に該突出部16aが優先
的にエツチングされるため、第2図(d)に示すように
上記第2絶縁膜15の場合より更に平坦化することがで
きる。
第2図(e)は、第2配線屡を形成する工程を示すもの
である。上記のように平坦化された第3絶禄膜の上に常
法に基づいてアルミニウム(AI>を被着し、所定形状
にエツチングすることにより第2配線層17を形成する
ことができるものである。
この第2配線層17は、その下の第3絶碌膜の表面が平
坦化されているため、ステップカバレジの良好な状態で
形成されており、電気的信頼性の向上が達成されている
このように、本実施例によれば以下の効果を得ることが
できる。
(1)、チャンバ1の中に設置された平行平板電極がウ
ェハ載置電極2およびンヤワー電極3とで構成され、上
記両電極のそれぞれに独立に電力の印加が可能な高周波
電源8および8aを接続することにより、上記シャワー
電極3に高周波電源8aから高周波電力を印加しながら
該/ヤワー電極3を通して反応ガスを供給する場合には
プラズマCvDによる第2絶縁膜を形成でき、次いでウ
ェハ載置電極2に高周波電源8から高周波電力を印加し
ながらアルゴンを供給する場合には上記第2絶縁膜をス
パッタエツチングすることができるので、該第2絶縁膜
の表面の平坦化を行うことができる。
(2)、常圧の下で所定温度に加熱された半導体ウェハ
110表面に所定の反応ガスを流すことにより熱分解C
VDで第3絶縁膜を形成でき、その後スパッタエツチン
グを行うことにより上記第3絶縁膜の表面を更に平坦に
することができるので、該第3絶縁膜上に形成する配線
lのステップカバレジを向上することができる。
(3)、上記(2)により、半導体装置の電気的信頼性
を向上できる。
(4)、上記(1)により、第2絶縁膜の形成とスパッ
タエツチングとを独立に行うことができるので、安定し
た条件下で第2絶縁摸の形成とスパッタエツチングとを
行うことができ、それ故に歩留まりの向上を達成できる
(5)、上記(4)と同様の理由により、バイアス・ス
パッタ法に較ベプラズマCVDの速度を向上できるので
、スルーブツトの向上を達成できる。
(6)、上記(1)により、バイアス・スパッタ法のよ
うな石英ターゲットが存在しないので、該石英ターゲッ
トに起因する第2絶縁膜15の表面への石英微粒子の付
着を防止できる。
〔実施例2〕 第3図は、本発明による実施例2である被膜形成装置を
示す概略説明図である。
本実施例2の装置は、CVD用のチ丁ンバ1とスハッタ
エッチング用のチャンバlaとが、ロード・アンロード
室18を間にして分離されてなるものである。すなわち
、チャンバlには前記実施例1の装置と同様にシャワー
電極3が設置されており、その下方には半導体ウェハI
Xを載置するための支持台19で固定されたヒータ6が
設置されている。そして、チャンバlの底部は真空ポン
プ(図示せず)に連通されており、該チャンバ1の中を
単独で真空にすることができる。一方、チャンバlaに
は前記実施例1の場合と同様のウェハ載置電極2が設!
されている。そのチャンバ1aもその側壁部で真空ポン
プ(図示せず)に連通されており、またその上壁部には
アルゴンの供給管20が接続されている。また、ロード
・アンロード室18も独立に真空にすることが可能なよ
うにその底部で真空ポンプ(図示せず)に連通されてふ
り、その上2gには半導体ウェハ11の出し入れを行う
ための蓋18aが取付けちれている。
次に本実施例の作用について説胡する。
先ず、半導体ウェハ11をロード・アンロード室18の
中に収容し、該ロード・アンロード室18の中を所定の
真空度に減圧する。そして、半導体ウェハ11を、予め
真空にしであるチャンバ1に移動させ、ヒータ6の上に
載置する。その後、前記実施例1の場合と同様にシャワ
ー電極3に高周波電力を印加して上記半導体ウェハ11
にプラズマCVDによる被膜の形成を行う。続いて、上
記被膜を形成した半導体ウェハ11を、再びロード・ア
ンロード室18に戻し、次に所定条件に整えられている
チャンバ1aに移動させてウェハ載置電極2の上に載置
する。そして、供給管20からアルゴンを流しながら、
前記実施例1の場合と同様にウェハ載置電極2に高周波
電力を印加することにより、上記半導体ウェハ11に形
成された被膜のスパッタエツチングを行うことができる
ものである。
このように、本実施例によればプラズマCVDによる成
膜とスパッタエツチングと独立に行うことができるので
、前記実施例1の場合と同様に平−塩化された被膜を安
定に形成することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、被膜形成装置の具体的形状は、前記実施例に
示したものに限られるものでなく、所期の目的を達成で
きるものであればいかなるものであってもよい。とくに
、スパッタエツチング手段としては、いわゆるイオンミ
リングであってもよく、その場合はAr″イオンの中和
処理部を付加することもできる。
また、被膜の平坦化の例としては、プラズマCVDで形
成した第2絶縁膜と、その上に熱分解CVDで積1した
第3絶縁膜とからなる2層構造の絶縁膜を示したが、こ
れに限るものでないことはいうまでもない。いずれか一
方のみであってもよく、さらには3層以上であってもよ
い。
さらに、絶縁膜の形成材料は、前記実施例に示したもの
に限られるものでなく、種々変更可能であることはいう
までもない。
また、前記実施例ではCVDによる被膜として絶縁膜に
ついてのみ説明したが、これに限るものでなく同法によ
り形成されるものであれば導体膜、半導体膜等の種々の
被膜についても適用できることはいうまでもない。
なお、実施例2ではプラズマCVDのみをlしたが、実
施例1と同様に熱分解CVDも可能であることはいうま
でもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である平行平板電極を備え
た装置に適用した場合について説明したが、これに限定
されるものではなく、たとえば、バレル型等の通常のC
VD装置に適用して有効な技術である。また、試料とし
てはシリコン(Si)単結晶からなる半導体ウェハに適
用した場合について説明したが、これに限定されるもの
でなく、たとえば、ガリウム・ヒ素(GaAs)単結晶
等の化合物半導体からなる半導体ウェハはもとより、種
々の基板についても適用して有効であることはいうまで
もない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
すなわち、独立して操作できるCVD処理部とスパッタ
エツチング処理部とを備えた装置を用い、試料表面に被
膜をCVD法で形成し、次いでその被膜の表面のスパッ
タエツチングを行うことにより、試料表面に存在する段
差に起因する段差が上記被膜に形成されている場合には
、その段差の突出した部分を優先してエツチングを行う
ことができるので、上記被膜の表面の平坦化を行うこと
ができるものである。
また、CVD処理部とスパッタエツチング処理部とを独
立に操作できることにより、複数の電源を同時に使用す
る場合の相互干渉を排除できるので、装置の作動を安定
に行うことができ、上記被膜の平坦化を安定して達成す
ることができるものである。
【図面の簡単な説明】
第1図は本発明による実施例1である絶縁膜形成装置を
示す概略説明図、 第2図(a)〜(e)は本実施例1の装置を用いて行う
多層配線の形成工程の厩略を示す部分断面図、第3図は
本発明による実施例2である被膜形成装置を示す概略説
明図である。 1.1a・・・チャンバ、2・・・ウェハ載置電極、3
・・・シャワー電極(上部電極)、4・・・軸、5・・
・絶縁部材、6・・・ヒータ、7・・・絶縁部材7.8
,8a・・・高周波電源、9.9a・・・管、10.1
0a・・・ゲートバルブ、11・・・半導体ウェハ、1
2・・・半導体基板、13・・・フィールド酸化膜(第
1絶縁膜)、14・・・第1配線層、15・・・第2絶
縁層、16・・・第3絶縁膜、16a・・・突出お、1
7・・・第2配線層、18・・・ロード・アンロード室
、18a・・・蓋、19・・・支持台、20・・・供給
管。 第  1  図 σ−〔−タ // −誓ンユノ\ 第  2VA

Claims (1)

  1. 【特許請求の範囲】 1、CVD法で被膜を形成し、該被膜表面をスパッタエ
    ッチングする被膜形成方法。 2、上記被膜が多層配線の層間絶縁膜であることを特徴
    とする特許請求の範囲第1項記載の被膜形成方法。 3、CVD法がプラズマCVD法であることを特徴とす
    る特許請求の範囲第1項記載の被膜形成方法。 4、互いに独立して制御可能なCVD処理部とスパッタ
    エッチング処理部とが併設されてなる被膜形成装置。 5、試料載置電極および上部電極がそれぞれ独立した高
    周波電源に接続されていることを特徴とする特許請求の
    範囲第4項記載の被膜形成装置。 6、試料載置電極および上部電極が平行平板電極である
    ことを特徴とする特許請求の範囲第5項記載の被膜形成
    装置。 7、独立したCVDチャンバとエッチングチャンバとを
    有し、上記試料載置電極および上部電極がそれぞれエッ
    チングチャンバおよびCVDチャンバの中に設置されて
    いることを特徴とする特許請求の範囲第5項記載の被膜
    形成装置。
JP17157786A 1986-07-23 1986-07-23 被膜形成方法および装置 Pending JPS6329521A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17157786A JPS6329521A (ja) 1986-07-23 1986-07-23 被膜形成方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17157786A JPS6329521A (ja) 1986-07-23 1986-07-23 被膜形成方法および装置

Publications (1)

Publication Number Publication Date
JPS6329521A true JPS6329521A (ja) 1988-02-08

Family

ID=15925728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17157786A Pending JPS6329521A (ja) 1986-07-23 1986-07-23 被膜形成方法および装置

Country Status (1)

Country Link
JP (1) JPS6329521A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02229430A (ja) * 1989-03-02 1990-09-12 Rohm Co Ltd 半導体装置の製造方法
JPH0376223A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp プラズマcvd膜の形成方法及びその処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02229430A (ja) * 1989-03-02 1990-09-12 Rohm Co Ltd 半導体装置の製造方法
JPH0376223A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp プラズマcvd膜の形成方法及びその処理装置

Similar Documents

Publication Publication Date Title
JP3221025B2 (ja) プラズマプロセス装置
EP0478174B1 (en) Silicon dioxide deposition method
US4690746A (en) Interlayer dielectric process
US5124014A (en) Method of forming oxide layers by bias ECR plasma deposition
JP3492634B2 (ja) 半導体ウェーハ上のギャップの充填方法
JPH08264530A (ja) 半導体装置の製造方法及び半導体装置の製造装置
US6268274B1 (en) Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
US6767829B2 (en) Plasma deposition method and system
US5916820A (en) Thin film forming method and apparatus
TW202004910A (zh) 用於低深寬比堆疊圖案化的方法和系統
JPH11293470A (ja) シリコン酸化膜の成膜方法および装置
JP3476409B2 (ja) プラズマcvd装置
JPH11219950A (ja) 半導体集積回路の製造方法並びにその製造装置
JPS6329521A (ja) 被膜形成方法および装置
US5347100A (en) Semiconductor device, process for the production thereof and apparatus for microwave plasma treatment
JPH09172079A (ja) 半導体装置およびその製造方法
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
JPH03247767A (ja) 絶縁膜形成方法
JP3077634B2 (ja) 化学的気相成長装置およびそのクリーニング方法
JPH05291415A (ja) 半導体装置の製造方法
JPH04277627A (ja) 枚葉型プラズマ化学気相成長装置
JPH11176820A (ja) 半導体装置の成膜処理装置、半導体装置の製造方法及び半導体の薄膜形成方法
US20250391654A1 (en) Fast carbon plugfill for patterns with large critical dimensions
US20260082875A1 (en) Carbon gapfill layer formation
KR100201721B1 (ko) 반도체장치의 제조방법