JPS6329845A - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS6329845A JPS6329845A JP17155386A JP17155386A JPS6329845A JP S6329845 A JPS6329845 A JP S6329845A JP 17155386 A JP17155386 A JP 17155386A JP 17155386 A JP17155386 A JP 17155386A JP S6329845 A JPS6329845 A JP S6329845A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- macro
- synchronizing
- clock signal
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ産業上の利用分野］
この発明は、データ処理技術さらにはマイクロコンピュ
ータシステムの同期化方式に適用して特に有効な技術に
関し、例えばクロック非同期型のマイクロプロセッサに
おいてクロック同期型の周辺装置をアクセスする方式に
利用して有効な技術に関する。
ータシステムの同期化方式に適用して特に有効な技術に
関し、例えばクロック非同期型のマイクロプロセッサに
おいてクロック同期型の周辺装置をアクセスする方式に
利用して有効な技術に関する。
［従来技術］
従来、［株］日立製作所製ＨＤ６８０００のような非同
期型のマイクロプロセッサを用いたシステムでは、同期
型マイクロプロセッサたるＨＤ６８００系の周辺装置を
アクセスする場合、アドレスデコーダのような回路を外
付けして、６８０゜系周辺装置をアクセスするアドレス
が出力されたか否か検出する。そして、ＶＰＡ （バリ
ッド・ぺリフェイラル・アドレス）信号を形成してマイ
クロプロセッサ（６８０００）に知らせる。すると。
期型のマイクロプロセッサを用いたシステムでは、同期
型マイクロプロセッサたるＨＤ６８００系の周辺装置を
アクセスする場合、アドレスデコーダのような回路を外
付けして、６８０゜系周辺装置をアクセスするアドレス
が出力されたか否か検出する。そして、ＶＰＡ （バリ
ッド・ぺリフェイラル・アドレス）信号を形成してマイ
クロプロセッサ（６８０００）に知らせる。すると。
マイクロプロセッサはこれを受けて、外部に出力する同
期信号（Ｅクロック）に同期して信号の入出力制御を行
ない、外部に対してはＥクロックに同期したモードであ
ることを知らせるＶＭＡ （バリッド・メモリ・アクセ
ス）という信号を出力するようにされていた（［株コ日
立製作所、昭和６０年９月発行、「日立マイクロコンピ
ュータ、データブック、８ビット−１６ビツトマイクロ
プロセツサ」第６３５頁〜６４０頁参照）。
期信号（Ｅクロック）に同期して信号の入出力制御を行
ない、外部に対してはＥクロックに同期したモードであ
ることを知らせるＶＭＡ （バリッド・メモリ・アクセ
ス）という信号を出力するようにされていた（［株コ日
立製作所、昭和６０年９月発行、「日立マイクロコンピ
ュータ、データブック、８ビット−１６ビツトマイクロ
プロセツサ」第６３５頁〜６４０頁参照）。
［発明が解決しようとする問題点］
しかしながら、上記方式に従うと、６８００系周辺装置
をアクセスするアドレスであるが否が検出する外付は回
路が必要であるとともに、マイクロプロセッサにはハン
ドシェイク用の信号ＶＰＡを入力するピンが必要になる
。しがるに、マイクロプロセッサの高機能化に伴います
ます入出力信号数が増加する傾向にあるので、省略可能
なピン数をできるだけ少なく抑えることが望まれる。
をアクセスするアドレスであるが否が検出する外付は回
路が必要であるとともに、マイクロプロセッサにはハン
ドシェイク用の信号ＶＰＡを入力するピンが必要になる
。しがるに、マイクロプロセッサの高機能化に伴います
ます入出力信号数が増加する傾向にあるので、省略可能
なピン数をできるだけ少なく抑えることが望まれる。
この発明の目的は、非同期型マイクロプロセッサのピン
数を減らすことができるようにすることにある。
数を減らすことができるようにすることにある。
この発明の他の目的は、非同期型マイクロプロセッサに
同期型周辺装置が接続されたシステムにおいて、同期型
周辺装置をアクセスするアドレスを検出するための外付
は回路を不要にして、システムを簡略化できるようにす
ることにある。
同期型周辺装置が接続されたシステムにおいて、同期型
周辺装置をアクセスするアドレスを検出するための外付
は回路を不要にして、システムを簡略化できるようにす
ることにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［問題点を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、非同期型マイクロプロセッサに接続された同
期型の周辺装置をアクセスする命令は、特定の命令（Ｍ
ＯＶＥ系の命令）に限定されているとともに、プログラ
ムを作る段階ではシステムは既に出来上がっているので
外部でアドレス信号を監視しなくても、どの命令が実行
されるときに同期型周辺装置がアクセスされるか予め分
かっている。そこで、この発明は、外部同期信号に同期
した動作を指示する命令（同期型マクロ命令）を設け、
同期型周辺装置をアクセスする命令には同期型マクロ命
令を使用してプログラムを作成し、この命令が読み出さ
れたときには同期化マイクロ命令を含む一連のマイクロ
命令群により、マイクロプロセッサが外部同期信号に同
期して入力制御を行なうように構成してやることによっ
て、同期型周辺装置をアクセスするアドレスを検出する
ための外付は回路を不要にしてシステムを簡略化すると
ともに、マイクロプロセッサに外部同期信号に同期して
動作するよう要求する信号の入出力ピンを不要にして、
非同期型マイクロプロセッサのピン数を減らすという上
記目的を達成するものである。
期型の周辺装置をアクセスする命令は、特定の命令（Ｍ
ＯＶＥ系の命令）に限定されているとともに、プログラ
ムを作る段階ではシステムは既に出来上がっているので
外部でアドレス信号を監視しなくても、どの命令が実行
されるときに同期型周辺装置がアクセスされるか予め分
かっている。そこで、この発明は、外部同期信号に同期
した動作を指示する命令（同期型マクロ命令）を設け、
同期型周辺装置をアクセスする命令には同期型マクロ命
令を使用してプログラムを作成し、この命令が読み出さ
れたときには同期化マイクロ命令を含む一連のマイクロ
命令群により、マイクロプロセッサが外部同期信号に同
期して入力制御を行なうように構成してやることによっ
て、同期型周辺装置をアクセスするアドレスを検出する
ための外付は回路を不要にしてシステムを簡略化すると
ともに、マイクロプロセッサに外部同期信号に同期して
動作するよう要求する信号の入出力ピンを不要にして、
非同期型マイクロプロセッサのピン数を減らすという上
記目的を達成するものである。
［実施例コ
上述したように、非同期型マイクロプロセッサに接続さ
れた同期型周辺装置をアクセスする命令は、特定の命令
（ＭＯＶＥ系の命令）に限定されているとともに、プロ
グラムを作る段階ではシステムは既に出来上がっている
ので外部でアドレス信号を監視しなくてもどの命令が実
行されるときに同期型周辺装置がアクセスされるか予め
分かっている。
れた同期型周辺装置をアクセスする命令は、特定の命令
（ＭＯＶＥ系の命令）に限定されているとともに、プロ
グラムを作る段階ではシステムは既に出来上がっている
ので外部でアドレス信号を監視しなくてもどの命令が実
行されるときに同期型周辺装置がアクセスされるか予め
分かっている。
そこで、この実施例では、非同期型マイクロプロセッサ
の命令セット中に、外部同期信号に同期した動作を指示
する同期型マクロ命令を新たに追加した。
の命令セット中に、外部同期信号に同期した動作を指示
する同期型マクロ命令を新たに追加した。
この新しい同期型マクロ命令は、プログラム作成の段階
で、６８００系の同期型周辺装置をアクセスする命令で
あることが分かっている場合に使用される。そして、こ
の同期型マクロ命令を実行するために、マイクロプログ
ラム中のその同期型マクロ命令に対応して設けられる一
連のマイクロ命令群の中のＷＲＩＴＥ ＭＥＭＩ （Ｍ
ＥＭＩは６８００系のメモリを示す）のような命令の前
に、同期化マイクロ命令を付加した形で記述するように
しである。
で、６８００系の同期型周辺装置をアクセスする命令で
あることが分かっている場合に使用される。そして、こ
の同期型マクロ命令を実行するために、マイクロプログ
ラム中のその同期型マクロ命令に対応して設けられる一
連のマイクロ命令群の中のＷＲＩＴＥ ＭＥＭＩ （Ｍ
ＥＭＩは６８００系のメモリを示す）のような命令の前
に、同期化マイクロ命令を付加した形で記述するように
しである。
第１表に、上記同期型マクロ命令をの一例として、同期
型周辺装置へデータを転送するムーブ・トウ・ペリフェ
イラル・ウィズＥクロック命令ＭＴＰＥを実行するため
のマイクロプログラムの一例が示されている。同表のプ
ログラムにおいて、ハツチングＩＺＩで示されている箇
所が同期型マクロ命令の入る位置である。一方、同期型
マクロ命令を実行するための一連のマイクロ命令群の最
後（ハツチング［Ｕｍで示される箇所）には同期化を解
除するためのマイクロ命令が入るようにされる。
型周辺装置へデータを転送するムーブ・トウ・ペリフェ
イラル・ウィズＥクロック命令ＭＴＰＥを実行するため
のマイクロプログラムの一例が示されている。同表のプ
ログラムにおいて、ハツチングＩＺＩで示されている箇
所が同期型マクロ命令の入る位置である。一方、同期型
マクロ命令を実行するための一連のマイクロ命令群の最
後（ハツチング［Ｕｍで示される箇所）には同期化を解
除するためのマイクロ命令が入るようにされる。
第１図には、上記同期型マクロ命令を実行するマイクロ
プロセッサの構成例が示されている。
プロセッサの構成例が示されている。
この実施例のマイクロプロセッサは、６８０００系のよ
うな非同期型のマイクロプロセッサであって、マイクロ
プログラム制御方式の制御部を備えている。すなわち、
マイクロプロセッサを構成するＬＳＩチップ１内には、
マイクロプログラムが格納されたマイクロＲＯＭ （リ
ード・オンリ・メモリ）２が設けられている。マイクロ
ＲＯＭ２は、マイクロアドレスデコーダ５によってアク
セスされ、マイクロプログラムを構成するマイクロ命令
が順次読み出される。
うな非同期型のマイクロプロセッサであって、マイクロ
プログラム制御方式の制御部を備えている。すなわち、
マイクロプロセッサを構成するＬＳＩチップ１内には、
マイクロプログラムが格納されたマイクロＲＯＭ （リ
ード・オンリ・メモリ）２が設けられている。マイクロ
ＲＯＭ２は、マイクロアドレスデコーダ５によってアク
セスされ、マイクロプログラムを構成するマイクロ命令
が順次読み出される。
マイクロアドレスデコーダ５には、命令レジスタ３にフ
ェッチされたマクロ命令のオペレーションコードに基づ
いてマイクロアドレス発生回路４において発生されたア
ドレスが供給され、これをデコードすることによって、
そのマクロ命令を実行する一連のマイクロ命令群の最初
の命令が読み出される。このマイクロ命令コードによっ
て、各種テンポラリレジスタＲＥＧ工〜ＲＥＧｎ、デー
タバッファＤＢ、演算論理ユニットＡＬＵ等からなる実
行ユニット６等に対する制御信号が形成される。
ェッチされたマクロ命令のオペレーションコードに基づ
いてマイクロアドレス発生回路４において発生されたア
ドレスが供給され、これをデコードすることによって、
そのマクロ命令を実行する一連のマイクロ命令群の最初
の命令が読み出される。このマイクロ命令コードによっ
て、各種テンポラリレジスタＲＥＧ工〜ＲＥＧｎ、デー
タバッファＤＢ、演算論理ユニットＡＬＵ等からなる実
行ユニット６等に対する制御信号が形成される。
マクロ命令に対応する一連のマイクロ命令群のうち２番
目以降のマイクロ命令は、直前に読み出されたマイクロ
命令のネクストアドレスフィールドのコードがマイクロ
アドレスデコーダ５に供給されることにより、前のマイ
クロ命令内のネクストアドレスとマイクロアドレス発生
回路４からのアドレスとに基づいて読み出される。この
ようにして、一連のマイクロ命令群が読み出されて形成
された制御信号によって実行ユニット６が制御され、例
えばＭＴＰＥ （ムーブ・トウ・ペリフェイラル・ウィ
ズＥクロック）で示されるような同期型マクロ命令が実
行される。
目以降のマイクロ命令は、直前に読み出されたマイクロ
命令のネクストアドレスフィールドのコードがマイクロ
アドレスデコーダ５に供給されることにより、前のマイ
クロ命令内のネクストアドレスとマイクロアドレス発生
回路４からのアドレスとに基づいて読み出される。この
ようにして、一連のマイクロ命令群が読み出されて形成
された制御信号によって実行ユニット６が制御され、例
えばＭＴＰＥ （ムーブ・トウ・ペリフェイラル・ウィ
ズＥクロック）で示されるような同期型マクロ命令が実
行される。
この実施例では、特に制限されないが、外部のメモリや
内部のレジスタ等から必要に応じてバイト単位あるいは
ワード単位、ロングワード単位でデータを読み出したり
書き込んだりする機能を有するメモリアクセス制御回路
７が設けられている。
内部のレジスタ等から必要に応じてバイト単位あるいは
ワード単位、ロングワード単位でデータを読み出したり
書き込んだりする機能を有するメモリアクセス制御回路
７が設けられている。
上記メモリアクセス制御回路７は、通常の命令の実行時
には外部からの原クロックに基づいてクロック発生回路
１０で形成される内部クロックＣＬＫに同期してメモリ
やレジスタをアクセスしたり、リード・ライト制御信号
のようなコントロール信号を形成する。しかるに、この
実施例では、クロック発生回路１０から供給される内部
クロックＣＬＫを分周して、これよりも周期の長い外部
同期信号（Ｅクロック）を形成する分周回路１１に設け
られている。この分周回路１１で形成された外部同期信
号（Ｅ）は、外部端子より出力されて同期型の周辺装置
へ供給されるとともに、上記メモリアクセス制御回路７
にも供給されている。
には外部からの原クロックに基づいてクロック発生回路
１０で形成される内部クロックＣＬＫに同期してメモリ
やレジスタをアクセスしたり、リード・ライト制御信号
のようなコントロール信号を形成する。しかるに、この
実施例では、クロック発生回路１０から供給される内部
クロックＣＬＫを分周して、これよりも周期の長い外部
同期信号（Ｅクロック）を形成する分周回路１１に設け
られている。この分周回路１１で形成された外部同期信
号（Ｅ）は、外部端子より出力されて同期型の周辺装置
へ供給されるとともに、上記メモリアクセス制御回路７
にも供給されている。
そして、この実施例のマイクロプロセッサでは、外部の
同期型周辺装置をアクセスする同期型マクロ命令がＦＩ
ＦＯ（３）にフェッチされ、それがマイクロアドレスデ
コーダ５に供給されると、同期型マクロ命令に対応して
設けられた同期型マイクロ命令を含む一連のマイクロ命
令群がマイクロＲＯＭ２から順次読み出される。すると
、このマイクロ命令群の中の同期化マイクロ命令が読み
出されてデコードされ、その一部がメモリアクセス制御
回路７に供給されて、Ｅクロックに同期すべきことを知
らせる。これによって、メモリアクセス制御回路７は、
それまで内部クロックＣＬＫに同期して行なっていたメ
モリやレジスタに対するアクセス動作を止め、代わって
分周回路１１より出力されるＥクロックに同期して周辺
装置をアクセスできるように、アドレスバスやデータバ
スをコントロールする。また、これとともに、マイクロ
アドレスデコーダ５もそれ以後は、Ｅクロックに基づい
て動作されるようになる。
同期型周辺装置をアクセスする同期型マクロ命令がＦＩ
ＦＯ（３）にフェッチされ、それがマイクロアドレスデ
コーダ５に供給されると、同期型マクロ命令に対応して
設けられた同期型マイクロ命令を含む一連のマイクロ命
令群がマイクロＲＯＭ２から順次読み出される。すると
、このマイクロ命令群の中の同期化マイクロ命令が読み
出されてデコードされ、その一部がメモリアクセス制御
回路７に供給されて、Ｅクロックに同期すべきことを知
らせる。これによって、メモリアクセス制御回路７は、
それまで内部クロックＣＬＫに同期して行なっていたメ
モリやレジスタに対するアクセス動作を止め、代わって
分周回路１１より出力されるＥクロックに同期して周辺
装置をアクセスできるように、アドレスバスやデータバ
スをコントロールする。また、これとともに、マイクロ
アドレスデコーダ５もそれ以後は、Ｅクロックに基づい
て動作されるようになる。
その結果、第２図に示すように、アドレス信号がＥクロ
ックに同期して出力されるようになるとともに、リード
・ライト制御信号のような外部へのコントロール信号も
Ｅクロックに同期して変化されるようになる。そして、
同期型マクロ命令に対応した一連のマイクロ命令群の最
後の同期解除マイクロ命令が読み出されると、Ｅクロッ
クに代わって本来の内部クロックＣＬＫに同期して内部
が動作するように制御状態が変更される。
ックに同期して出力されるようになるとともに、リード
・ライト制御信号のような外部へのコントロール信号も
Ｅクロックに同期して変化されるようになる。そして、
同期型マクロ命令に対応した一連のマイクロ命令群の最
後の同期解除マイクロ命令が読み出されると、Ｅクロッ
クに代わって本来の内部クロックＣＬＫに同期して内部
が動作するように制御状態が変更される。
これによって、この非同期型マイクロプロセッサに接続
された６８００系周辺装置のようなりロック同期型の周
辺装置が、従来の６８０００系のマイクロプロセッサを
用いたシステムのようにハンドシェイク用のＶＰＡ信号
やＶＭＡ信号のやりとりを行わずに、マイクロプロセッ
サと同期して動作されるようになる。
された６８００系周辺装置のようなりロック同期型の周
辺装置が、従来の６８０００系のマイクロプロセッサを
用いたシステムのようにハンドシェイク用のＶＰＡ信号
やＶＭＡ信号のやりとりを行わずに、マイクロプロセッ
サと同期して動作されるようになる。
従って、ＶＰＡ信号やＶＭＡ信号の入出力のためのピン
が不要になるとともに、マイクロプロセッサから出力さ
れるアドレスを監視してＶＰＡ信号を形成するアドレス
デコーダのような外付は回路が不要になる。
が不要になるとともに、マイクロプロセッサから出力さ
れるアドレスを監視してＶＰＡ信号を形成するアドレス
デコーダのような外付は回路が不要になる。
なお、上記実施例では、命令レジスタ３がＦＩＦＯ（フ
ァーストイン・ファーストアウト）メモリにより構成さ
れており、外部のメモリに格納されたマクロ命令は、上
記メモリアクセス制御回路７がアドレスバス８をアクセ
スすることによってバイト単位で読み出され、データバ
ス９を介してＦＩＦＯ（３）に供給される。このように
して、複数のオペレーションコードやオペランドが、前
もってＦＩＦＯ（３）に取り込まれるようになっている
。
ァーストイン・ファーストアウト）メモリにより構成さ
れており、外部のメモリに格納されたマクロ命令は、上
記メモリアクセス制御回路７がアドレスバス８をアクセ
スすることによってバイト単位で読み出され、データバ
ス９を介してＦＩＦＯ（３）に供給される。このように
して、複数のオペレーションコードやオペランドが、前
もってＦＩＦＯ（３）に取り込まれるようになっている
。
上記実施例では、メモリや内部レジスタをアクセスする
メモリアクセス制御回路７を設け、同期型マクロ命令が
読み出されたときはこのメモリアクセス制御回路７によ
ってＥクロックと同期をとるように、アドレスバス８や
データバス９をコントロールしているが、それに限定さ
れるものでない。例えばそのようなメモリアクセス制御
回路７を設ける代りに、ＬＳＩ内部に外部同期を必要と
するか否かを示す状態フラグを設け、この状態フラグの
状態に応じてマイクロ命令コードもしくはそれから派生
される制御信号でバスインタフェース回路のコントロー
ルを行なうようにしてもよい。
メモリアクセス制御回路７を設け、同期型マクロ命令が
読み出されたときはこのメモリアクセス制御回路７によ
ってＥクロックと同期をとるように、アドレスバス８や
データバス９をコントロールしているが、それに限定さ
れるものでない。例えばそのようなメモリアクセス制御
回路７を設ける代りに、ＬＳＩ内部に外部同期を必要と
するか否かを示す状態フラグを設け、この状態フラグの
状態に応じてマイクロ命令コードもしくはそれから派生
される制御信号でバスインタフェース回路のコントロー
ルを行なうようにしてもよい。
以上のように構成された実施例によれば、下記のような
効果を得ることができる。
効果を得ることができる。
（１）外部同期信号に同期した動作を指示する命令（同
期型マクロ命令）を設け、同期型周辺装置をアクセスす
る命令には同期型マクロ命令を使用してプログラムを作
成し、この命令が読み出されたときには同期化マイクロ
命令を含む一連のマイクロ命令群によってマイクロプロ
セッサが外部同期信号に同期して入出力制御を行なうよ
うに構成したので、ハンドシェイク用外部制御信号の入
出力ピンが不要になるという作用により、非同期型マイ
クロプロセッサのビン数を減らすことができるという効
果がある。
期型マクロ命令）を設け、同期型周辺装置をアクセスす
る命令には同期型マクロ命令を使用してプログラムを作
成し、この命令が読み出されたときには同期化マイクロ
命令を含む一連のマイクロ命令群によってマイクロプロ
セッサが外部同期信号に同期して入出力制御を行なうよ
うに構成したので、ハンドシェイク用外部制御信号の入
出力ピンが不要になるという作用により、非同期型マイ
クロプロセッサのビン数を減らすことができるという効
果がある。
（２）外部同期信号に同期した動作を指示する命令（同
期型マクロ命令）を設け、同期型周辺装置をアクセスす
る命令には同期型マクロ命令を使用してプログラムを作
成し、この命令が読み出されたときには同期化マイクロ
命令を含む一連のマイクロ命令群によってマイクロプロ
セッサが外部同期信号に同期して入出力制御を行なうよ
うに構成したので、同期型周辺装置をアクセスするアド
レスを検出する外付は回路が不要になって、システムが
簡略化されるという効果がある。
期型マクロ命令）を設け、同期型周辺装置をアクセスす
る命令には同期型マクロ命令を使用してプログラムを作
成し、この命令が読み出されたときには同期化マイクロ
命令を含む一連のマイクロ命令群によってマイクロプロ
セッサが外部同期信号に同期して入出力制御を行なうよ
うに構成したので、同期型周辺装置をアクセスするアド
レスを検出する外付は回路が不要になって、システムが
簡略化されるという効果がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
ＷＲＩＴＥ ＭＥＭＩのようなマイクロ命令の前に、同
期型マイクロ命令を置き、一連のマイクロ命令群の最後
に同期解除マイクロ命令を置くと説明したが、それに限
定されず、ＷＲＩＴＥ ＭＥＭＩと併記するような形で
同期化マイクロ命令を置き、同期解除マイクロ命令は設
けないようにすることも可能である。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
ＷＲＩＴＥ ＭＥＭＩのようなマイクロ命令の前に、同
期型マイクロ命令を置き、一連のマイクロ命令群の最後
に同期解除マイクロ命令を置くと説明したが、それに限
定されず、ＷＲＩＴＥ ＭＥＭＩと併記するような形で
同期化マイクロ命令を置き、同期解除マイクロ命令は設
けないようにすることも可能である。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロプロセッサ
に適用した場合について説明したが、この発明はそれに
限定されるものでなく、同期信号を必要としない周辺装
置とともに同期信号を必要とする周辺装置が接続される
ようにされたシングルチップマイクロコンピュータにも
利用することができる。
をその背景となった利用分野であるマイクロプロセッサ
に適用した場合について説明したが、この発明はそれに
限定されるものでなく、同期信号を必要としない周辺装
置とともに同期信号を必要とする周辺装置が接続される
ようにされたシングルチップマイクロコンピュータにも
利用することができる。
［発明の効果コ
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、非同期型マイクロプロセッサのピン数を減ら
すことができるとともに、非同期型マイクロプロセッサ
に同期型周辺装置を接続したシステムを簡略化すること
ができる。
すことができるとともに、非同期型マイクロプロセッサ
に同期型周辺装置を接続したシステムを簡略化すること
ができる。
鳩→！
第１表
ＥＤＩＴｍ＊＄ＢＢ１１１Ｓ、ＧＡＺＪＡＲＴ（ＭＩＣ
ＲＯ）＄ｌ−０１−１６ｍ＊ｍｍ傘ｔｍｍ＄＜ＯＬＵＭ
Ｎ （００１−０７２）すυＬ１ｊｂ ＊＊傘１１
ａ拳拳＊◆傘欅ψψ・傘傘串傘拳参傘唯ψ−傘拳拳傘・
傘傘宰−−―−ネー噴傘摩拳・ψ傘噛會・傘◆◆傘康傘
・寧拳書−拳嗜傘傘傘虐赤零００１１３７ ＋−
−−−−−−−−＋ ＋−−−−−−−−＋
＋−−−−−−一〜＋
ＲＯ）＄ｌ−０１−１６ｍ＊ｍｍ傘ｔｍｍ＄＜ＯＬＵＭ
Ｎ （００１−０７２）すυＬ１ｊｂ ＊＊傘１１
ａ拳拳＊◆傘欅ψψ・傘傘串傘拳参傘唯ψ−傘拳拳傘・
傘傘宰−−―−ネー噴傘摩拳・ψ傘噛會・傘◆◆傘康傘
・寧拳書−拳嗜傘傘傘虐赤零００１１３７ ＋−
−−−−−−−−＋ ＋−−−−−−−−＋
＋−−−−−−一〜＋
第１図は、本発明に係るマイクロプロセッサの一実施例
を示すブロック図、 第２図は、非同期アクセス時と同期アクセス時のタイミ
ングの相違を示すタイミングチャートである。 １・・・マイクロプロセッサ、２・・・マイクロＲＯＭ
、３・・・命令レジスタ（Ｆ Ｉ Ｆ○）。 ４・・・マイクロアドレス発生回路、５・・・マイクロ
アドレスデコーダ、６・・・実行ユニット、７・・・メ
モリアクセス制御回路、８・・・アドレスバス、９・・
・データバス、１０・・・内部クロック発生回路、１１
・・・分局回路。
を示すブロック図、 第２図は、非同期アクセス時と同期アクセス時のタイミ
ングの相違を示すタイミングチャートである。 １・・・マイクロプロセッサ、２・・・マイクロＲＯＭ
、３・・・命令レジスタ（Ｆ Ｉ Ｆ○）。 ４・・・マイクロアドレス発生回路、５・・・マイクロ
アドレスデコーダ、６・・・実行ユニット、７・・・メ
モリアクセス制御回路、８・・・アドレスバス、９・・
・データバス、１０・・・内部クロック発生回路、１１
・・・分局回路。
Claims (1)
- 【特許請求の範囲】 １、内部で使用される第１のクロック信号およびこのク
ロック信号と周期の異なる第２のクロック信号を形成す
るクロック発生手段を備え、上記第２クロック信号は外
部へ出力可能にされてなるプログラム制御方式のデータ
処理装置であって、通常は第１のクロック信号に基づい
て動作され、外部の同期型周辺装置をアクセスする命令
が与えられたときは上記第２クロック信号に同期して入
出力のコントロールを行なうとともに、上記同期型周辺
装置に対して第２クロック信号に同期したコントロール
信号を出力するようにされてなることを特徴とするデー
タ処理装置。 ２、上記同期型周辺装置をアクセスする命令には、他の
非同期型周辺装置をアクセスする命令とは異なる命令コ
ードが付与され、これをマイクロプログラムで解読する
ことにより、第２クロック信号に同期して入出力のコン
トロールを行なうようにされてなることを特徴とする特
許請求の範囲第１項記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17155386A JPS6329845A (ja) | 1986-07-23 | 1986-07-23 | デ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17155386A JPS6329845A (ja) | 1986-07-23 | 1986-07-23 | デ−タ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6329845A true JPS6329845A (ja) | 1988-02-08 |
Family
ID=15925265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17155386A Pending JPS6329845A (ja) | 1986-07-23 | 1986-07-23 | デ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6329845A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5441456A (en) * | 1977-09-08 | 1979-04-02 | Nippon Electric Co | Method of manufacturing solid electrolyte condenser |
| JPS5520504A (en) * | 1978-06-27 | 1980-02-14 | Panafacom Ltd | Clock control system |
| JPS5663628A (en) * | 1979-10-25 | 1981-05-30 | Nec Corp | Data processing device |
| JPS59161752A (ja) * | 1983-03-04 | 1984-09-12 | Hitachi Ltd | デ−タ処理システムにおける中央処理装置 |
-
1986
- 1986-07-23 JP JP17155386A patent/JPS6329845A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5441456A (en) * | 1977-09-08 | 1979-04-02 | Nippon Electric Co | Method of manufacturing solid electrolyte condenser |
| JPS5520504A (en) * | 1978-06-27 | 1980-02-14 | Panafacom Ltd | Clock control system |
| JPS5663628A (en) * | 1979-10-25 | 1981-05-30 | Nec Corp | Data processing device |
| JPS59161752A (ja) * | 1983-03-04 | 1984-09-12 | Hitachi Ltd | デ−タ処理システムにおける中央処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255382A (en) | Program memory expander for 8051-based microcontrolled system | |
| JPS5819961A (ja) | エミユレ−タ制御装置 | |
| JPS6298434A (ja) | デ−タ処理システム | |
| JPH0338725A (ja) | データ処理装置及びマイクロプロセッサ | |
| KR20000074425A (ko) | 어드레스 확장이 가능한 데이터 처리 시스템 | |
| JPS58182758A (ja) | 演算制御装置 | |
| JPS6329845A (ja) | デ−タ処理システム | |
| EP1177499B1 (en) | Processor and method of executing instructions from several instruction sources | |
| JPS6315628B2 (ja) | ||
| JPH0377137A (ja) | 情報処理装置 | |
| JP2504263B2 (ja) | デ―タ処理装置 | |
| KR950006585B1 (ko) | 마이크로프로그램 제어장치 및 그 제어방법 | |
| JPH06348543A (ja) | 入出力シミュレータとの接続方法 | |
| JP2721611B2 (ja) | プログラマブルコントローラ | |
| JP2721610B2 (ja) | プログラマブルコントローラ | |
| US5053941A (en) | Asynchronous micro-machine/interface | |
| KR950004227B1 (ko) | 정보처리시스템 | |
| JP2652640B2 (ja) | 非同期マイクロマシン／インターフエイス | |
| JPH02263256A (ja) | マイクロコンピュータ及びコントローラ | |
| JPS6347833A (ja) | マイクロコンピユ−タ | |
| JPH05143322A (ja) | マイクロコンピユータ | |
| JPH01255037A (ja) | 電子計算機 | |
| JPH0317135B2 (ja) | ||
| JPS59106048A (ja) | マイクロプロセツサシステム | |
| JPH04264624A (ja) | プロセッサ |