JPS63299253A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63299253A JPS63299253A JP62131549A JP13154987A JPS63299253A JP S63299253 A JPS63299253 A JP S63299253A JP 62131549 A JP62131549 A JP 62131549A JP 13154987 A JP13154987 A JP 13154987A JP S63299253 A JPS63299253 A JP S63299253A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- insulating film
- hole
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分ＩＩＦ）
この発明は、主としてＡｊ−８ｉ等メタル多層配線にお
いてスルーホールのエツジ部カバレージが薄くなるのを
防止するように゛した半導体装置の製造方法に関するも
のである。
いてスルーホールのエツジ部カバレージが薄くなるのを
防止するように゛した半導体装置の製造方法に関するも
のである。
（従来の技術）
従来、半導体装置の多層配線におけるスルーホール形成
方法としては、例えば月刊セミコンダクター ワールド
（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ）１９８６
、１０．ページ４０〜４６に開示されたものがあるが、
第２図によりそのプロセスを説明する。
方法としては、例えば月刊セミコンダクター ワールド
（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ）１９８６
、１０．ページ４０〜４６に開示されたものがあるが、
第２図によりそのプロセスを説明する。
まず、第２図（ａ）に示すように、半導体基板１上に第
１層間ｗＡ２を形成した後、低熱膨張性ポリイミド（例
えば商品名ＰＩＱ−ＬＩＱＯ）３を比較的厚く回転塗布
し平坦な表面を得る。
１層間ｗＡ２を形成した後、低熱膨張性ポリイミド（例
えば商品名ＰＩＱ−ＬＩＱＯ）３を比較的厚く回転塗布
し平坦な表面を得る。
次に、第２図（ｂ）に示すように、酸素プラズマエツチ
ングで該ポリイミド３の表面を取り除き最適構造とする
（エッチバック）０ 次に、第２図（０）に示すように、プラズマＣＶＤによ
りシリコン酸化膜（Ｐ−３ｉＯ）４をポリイミド３上に
形成する。配線間をつなぐスルーホール（ピアホール）
はまず、ホトレジストをマスクとして第２図（ｄ）に示
すように、シリコン酸化Ｉ！！Ｉ４をエツチングした後
、このシリコン酸化膜４をマスクとして、・ポリイミド
３をエツチングして形成する。
ングで該ポリイミド３の表面を取り除き最適構造とする
（エッチバック）０ 次に、第２図（０）に示すように、プラズマＣＶＤによ
りシリコン酸化膜（Ｐ−３ｉＯ）４をポリイミド３上に
形成する。配線間をつなぐスルーホール（ピアホール）
はまず、ホトレジストをマスクとして第２図（ｄ）に示
すように、シリコン酸化Ｉ！！Ｉ４をエツチングした後
、このシリコン酸化膜４をマスクとして、・ポリイミド
３をエツチングして形成する。
その後に、第２層配線５を形成するがこの第２層配線５
により、スルーホールを通して第２層配線５と第２層配
線５が接続されろ。これらの工程の繰ゆ返しにより多層
化が可能である。
により、スルーホールを通して第２層配線５と第２層配
線５が接続されろ。これらの工程の繰ゆ返しにより多層
化が可能である。
（発明が解決しようとする問題点）
しかし、かかる従来のスルーホールの形成方法において
は、上記第１層配線及び第２層配線５１５間をつなぐス
ルーホールの形成が、ホトレジストをマスクとしてスル
ーホールのエツチングによ抄行っているため、上記レジ
ストのコーティング、マスク合わせ、露光及び現像等の
ホトリソ工程、更に下地膜のエツチング工程が必要であ
り、結果的にそれらの工程数を増し、材料費を多く必要
とする。
は、上記第１層配線及び第２層配線５１５間をつなぐス
ルーホールの形成が、ホトレジストをマスクとしてスル
ーホールのエツチングによ抄行っているため、上記レジ
ストのコーティング、マスク合わせ、露光及び現像等の
ホトリソ工程、更に下地膜のエツチング工程が必要であ
り、結果的にそれらの工程数を増し、材料費を多く必要
とする。
そして得られるスルーホールのエツジがウェハ面に対す
る垂直方向に急角度とな抄、第２９配線５が該スルーホ
ールの急角度エツジ部の侵入で極端に薄くなってしまう
という問題点があった。
る垂直方向に急角度とな抄、第２９配線５が該スルーホ
ールの急角度エツジ部の侵入で極端に薄くなってしまう
という問題点があった。
この発明は、前記従来技術がもっている問題点のうち、
その作業工程数を増し、更に材料費がかさむ点と、上記
スルーホールのエツジ急角度部で上層配線が極端に薄く
なってしまう点についてのＲ１Ｉ！Ｉを解決した半導体
装置の製造方法を提供するものである。
その作業工程数を増し、更に材料費がかさむ点と、上記
スルーホールのエツジ急角度部で上層配線が極端に薄く
なってしまう点についてのＲ１Ｉ！Ｉを解決した半導体
装置の製造方法を提供するものである。
（問題点を解決するための手段）
この発明は、半導体装置の製造方法において、下層配線
形成後に層間絶縁膜として無機絶縁膜と感光性ポリイミ
ド膜とのこの順の２層構造絶縁膜を形成し、前記ポリイ
ミド膜をパターニングした後、３５０〜５００℃の温度
でキュアし、そのポリイミドパターンの熱収縮でエツジ
に丸味をもたせ、次にこのポリイミドパターンをマスク
として無機絶縁膜をパターニングする工程を導入したも
のである。
形成後に層間絶縁膜として無機絶縁膜と感光性ポリイミ
ド膜とのこの順の２層構造絶縁膜を形成し、前記ポリイ
ミド膜をパターニングした後、３５０〜５００℃の温度
でキュアし、そのポリイミドパターンの熱収縮でエツジ
に丸味をもたせ、次にこのポリイミドパターンをマスク
として無機絶縁膜をパターニングする工程を導入したも
のである。
（作 用）
この発明においては、パターン装置の製造に際して以上
のような工程を導入したので、下層配線上の無機絶＆ｌ
膜及びポリイミドの２層のＮＩＩＱｌ絶縁膜が、先づポ
リイミドのパターンに対する上記キュアにより該ポリイ
ミドが熱収縮し、その厚みの減少に伴う引張方向に該パ
ターンエツジが丸味を帯びることになる。次にこのポリ
イミドをマスクにして露出した無機絶縁膜をエツチング
することによりスルーホールが形成され、常法の下層配
線形成時、上述のスルーホールエツジの急角度部、の侵
入による厚みの減少が生ずることがない。
のような工程を導入したので、下層配線上の無機絶＆ｌ
膜及びポリイミドの２層のＮＩＩＱｌ絶縁膜が、先づポ
リイミドのパターンに対する上記キュアにより該ポリイ
ミドが熱収縮し、その厚みの減少に伴う引張方向に該パ
ターンエツジが丸味を帯びることになる。次にこのポリ
イミドをマスクにして露出した無機絶縁膜をエツチング
することによりスルーホールが形成され、常法の下層配
線形成時、上述のスルーホールエツジの急角度部、の侵
入による厚みの減少が生ずることがない。
（Ａ 施 例）
以下、この発明の半導体装置の製造方法の一実施例につ
いて図面に基づき説明する。第１図体）ないし第１図（
ｆ）はその工程説明図である。まず、第１図（ａ）に示
すように、常法によりＳｉ半導体基板１１上にＳ ｉ
Ｏ２酸化膜１２．ポリシリコン１３及び金属による第１
層配Ｉ＄１１４を形成し、更に無機絶縁膜１５を形成す
る。
いて図面に基づき説明する。第１図体）ないし第１図（
ｆ）はその工程説明図である。まず、第１図（ａ）に示
すように、常法によりＳｉ半導体基板１１上にＳ ｉ
Ｏ２酸化膜１２．ポリシリコン１３及び金属による第１
層配Ｉ＄１１４を形成し、更に無機絶縁膜１５を形成す
る。
この無機絶縁膜１５は実験の結果では、後述する感光性
ポリイミド１６との密着性および下地段差のステップカ
バレージの点からプラズマＳｉＯｘ膜が好適である。
ポリイミド１６との密着性および下地段差のステップカ
バレージの点からプラズマＳｉＯｘ膜が好適である。
次に、この無機絶縁１１４１５上に感光性ポリイミド膜
１６を形成する。ここで言うポリイミドは、耐熱性及び
電気特性に優れたポリイミドパターンを得ることができ
るものとして近年提供されている感光性ポリイミド前駆
体であって、エステル結合を介して感光性能を有する不
飽和基を結合させたポリアミド酸エステルである。
１６を形成する。ここで言うポリイミドは、耐熱性及び
電気特性に優れたポリイミドパターンを得ることができ
るものとして近年提供されている感光性ポリイミド前駆
体であって、エステル結合を介して感光性能を有する不
飽和基を結合させたポリアミド酸エステルである。
これは通常のネガ型フォトレジストと同じように、紫外
線照射によりパターンを形成させ得るのであり、該パタ
ーンの加熱硬化により分子間架橋に関与する基を分ｔｆ
ｇ餘去しイミド閉環させ耐熱性ポリイミドパターンを得
るのである。代表的な感光性ポリイミド前駆体のパター
ン形成時の反応例を以下に示す。
線照射によりパターンを形成させ得るのであり、該パタ
ーンの加熱硬化により分子間架橋に関与する基を分ｔｆ
ｇ餘去しイミド閉環させ耐熱性ポリイミドパターンを得
るのである。代表的な感光性ポリイミド前駆体のパター
ン形成時の反応例を以下に示す。
上記感光性ポリイミドとしては、シーメンス社、チバー
ガイギ社、シュボン社、旭化成工業社、日立化成工業社
、東し社、及び宇部興産社などの各社による市販品があ
るが、上述した感光基をエステル結合させたタイプの商
品名Ｇ−５０３４（旭化成工業社）シュボン社製で好結
果を得ｔコ。
ガイギ社、シュボン社、旭化成工業社、日立化成工業社
、東し社、及び宇部興産社などの各社による市販品があ
るが、上述した感光基をエステル結合させたタイプの商
品名Ｇ−５０３４（旭化成工業社）シュボン社製で好結
果を得ｔコ。
次に、第１図（ｂ）に示すように、マスクを用いて通常
のホトリソ法により光１７を照射して露光を行う。この
場合、上記感光性ポリイミド１６はネガ型であるため、
その後の現像において、第１図ｉｃ）に示すように感光
性ポリイミド１６の未露光部が溶解除去され、スルーホ
ール部の一部１８ａを形成してパターニングされ無機絶
縁ｌｌ１１５の一部が露出される。
のホトリソ法により光１７を照射して露光を行う。この
場合、上記感光性ポリイミド１６はネガ型であるため、
その後の現像において、第１図ｉｃ）に示すように感光
性ポリイミド１６の未露光部が溶解除去され、スルーホ
ール部の一部１８ａを形成してパターニングされ無機絶
縁ｌｌ１１５の一部が露出される。
次に、第１図（ｄ）に示すように、現像によりパターニ
ングしたウニ八を３５０〜５００℃の濃度条件で加熱錫
！！！（キュア）する。このキュア処理により上記感光
性ポリイミド１６°は熱収縮し、その体積が事実上４０
〜５０％減少し厚さも約１７２に減少する。その収縮に
伴って引張ゆ力が発生し、結果的にスルーホールの一部
１８ｍのパターンエツジ部１９が丸くなる。
ングしたウニ八を３５０〜５００℃の濃度条件で加熱錫
！！！（キュア）する。このキュア処理により上記感光
性ポリイミド１６°は熱収縮し、その体積が事実上４０
〜５０％減少し厚さも約１７２に減少する。その収縮に
伴って引張ゆ力が発生し、結果的にスルーホールの一部
１８ｍのパターンエツジ部１９が丸くなる。
実際には上記加熱処理は段階的に行うのが好ましい。
好ましい例としては、３５０℃１時間及び４００〜４５
０℃１時間の如くするのが良い。
０℃１時間の如くするのが良い。
次に、第１図（ｃ）に示すように、感光性ポリイミド１
６をマスクとして通常のドライエツチング法により、無
機絶縁１１５１１５をエツチングする。これにより、第
１Ｎｓ配線１４の一部が露出され、スルーホールの一部
１８ｍがスルーホール１８として形成されている。
６をマスクとして通常のドライエツチング法により、無
機絶縁１１５１１５をエツチングする。これにより、第
１Ｎｓ配線１４の一部が露出され、スルーホールの一部
１８ｍがスルーホール１８として形成されている。
この場合のエツチング条件として、ガスをＣ２Ｆ。
／ＣＨＦ３−５０／１０Ｓｃｅｍ、圧力８０Ｐａ、Ｔｉ
力２．ＩＫＷを使用した場合のエツチングレートはポリ
イミドが約１５０Ａ／ｍｉｎブラズｖｓｉｏｘが約５２
０人／ｍｉｎ。
力２．ＩＫＷを使用した場合のエツチングレートはポリ
イミドが約１５０Ａ／ｍｉｎブラズｖｓｉｏｘが約５２
０人／ｍｉｎ。
ＣＶＤ ＰＳＧが約７００ Ａ／ｍｉ ｎであった。
次に、通常の方法により第１図（ｆ）に示すように、金
属による第２層配線２０を蒸着し、ホトリソおよびエツ
チングを行うことにより、この第１図（ｆｌに示すよう
な二層配線が形成されろ。この第２層配線２０はスルー
ホール１８を通して第１層配線１４と接続されろ。す下
この工程を繰り返せば何度でも多層化することができる
。
属による第２層配線２０を蒸着し、ホトリソおよびエツ
チングを行うことにより、この第１図（ｆｌに示すよう
な二層配線が形成されろ。この第２層配線２０はスルー
ホール１８を通して第１層配線１４と接続されろ。す下
この工程を繰り返せば何度でも多層化することができる
。
（発明の効果）
以上詳細に説明したように、この発明によれば、多層配
線のスルーホール形成を感光性ポリイミドをマスクとし
て無機絶縁膜をエツチングし、マスクとして使用したポ
リイミドもそのまま層間絶縁膜として使用するようにし
たので、半導体製造工程が短縮できる。
線のスルーホール形成を感光性ポリイミドをマスクとし
て無機絶縁膜をエツチングし、マスクとして使用したポ
リイミドもそのまま層間絶縁膜として使用するようにし
たので、半導体製造工程が短縮できる。
さらにエツチングマスクとして使用したポリイミドのパ
ターンエツジが丸くなっているのでその上の上層配線が
局部的に減厚されることなくきわめて良好なステップカ
バレージで形成できる。
ターンエツジが丸くなっているのでその上の上層配線が
局部的に減厚されることなくきわめて良好なステップカ
バレージで形成できる。
第１図（，１ないし第１図（ｆｌはこの発明の半導体装
置の製造方法の一実施例の工程説明図、第２図（ａｌな
いし第２図（ｄ）は従来の半導体装置におけるスルーホ
ール形成方法の工程説明図である。 １１・・・Ｓｉ半導体基板、１２・・・酸化膜、１３ポ
リシリコン、１４・・・第１層配線、１５・・・無機絶
縁膜、１６・・・感光性ポリイミド、１８・・・スルー
ホール、１９・・パターンエツジ部、２０・・・第２Ｎ
！ｉ配線。 ！７：九 未発ｓｌｉ／）手ｌ（ｆ水袋−１／）製ａしγｊ云゛ｎ
工孝ヱ図第１図 ｌ８σ １ｅａを
ａコスル一ホーノム廿戸ＩＱ−Ｉβ８ａ １９°ハプーンエツノ誓ｐ 木全所ｒす４イ本装！／）党ｉ：方ノ去の工繕図１ｍ１
Ｂ喝 １８ ズルー＾、−ル ２０：Ｚｚ層シ乙線
置の製造方法の一実施例の工程説明図、第２図（ａｌな
いし第２図（ｄ）は従来の半導体装置におけるスルーホ
ール形成方法の工程説明図である。 １１・・・Ｓｉ半導体基板、１２・・・酸化膜、１３ポ
リシリコン、１４・・・第１層配線、１５・・・無機絶
縁膜、１６・・・感光性ポリイミド、１８・・・スルー
ホール、１９・・パターンエツジ部、２０・・・第２Ｎ
！ｉ配線。 ！７：九 未発ｓｌｉ／）手ｌ（ｆ水袋−１／）製ａしγｊ云゛ｎ
工孝ヱ図第１図 ｌ８σ １ｅａを
ａコスル一ホーノム廿戸ＩＱ−Ｉβ８ａ １９°ハプーンエツノ誓ｐ 木全所ｒす４イ本装！／）党ｉ：方ノ去の工繕図１ｍ１
Ｂ喝 １８ ズルー＾、−ル ２０：Ｚｚ層シ乙線
Claims (1)
- 【特許請求の範囲】 （ａ）半導体ウエハ上に形成した下層配線上に、無機絶
縁膜および感光性ポリイミドとをこれらの順に設けた２
層構造による層間絶縁膜を形成する工程と、 （ｂ）上記感光性ポリイミド膜の露光および現像により
該ポリイミド膜の未露光部分を溶解してパターニングを
行う工程と、 （ｃ）半導体ウエハの３５０〜５００℃の熱処理により
上記ポリイミド膜パターンの熱収縮でそのエッジ部に丸
味を帯びさせる工程と、 （ｄ）上記パターニングされたポリイミド膜をマスクと
して上記無機絶縁膜をエッチングし、これをパターニン
グしてスルーホールを形成する工程と、（ｅ）以下常法
の第２配線層の形成工程と、を具備する半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62131549A JPS63299253A (ja) | 1987-05-29 | 1987-05-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62131549A JPS63299253A (ja) | 1987-05-29 | 1987-05-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63299253A true JPS63299253A (ja) | 1988-12-06 |
Family
ID=15060675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62131549A Pending JPS63299253A (ja) | 1987-05-29 | 1987-05-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63299253A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01228132A (ja) * | 1988-03-08 | 1989-09-12 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH04199849A (ja) * | 1990-11-29 | 1992-07-21 | Nec Corp | 半導体装置の製造方法 |
| CN100440650C (zh) * | 2007-03-21 | 2008-12-03 | 山东华光光电子有限公司 | 一种半导体激光器掩蔽膜的制作方法 |
| JP2009283711A (ja) * | 2008-05-22 | 2009-12-03 | Hitachi Chemical Dupont Microsystems Ltd | 半導体装置及びその製造方法、感光性樹脂組成物並びに電子部品 |
-
1987
- 1987-05-29 JP JP62131549A patent/JPS63299253A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01228132A (ja) * | 1988-03-08 | 1989-09-12 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH04199849A (ja) * | 1990-11-29 | 1992-07-21 | Nec Corp | 半導体装置の製造方法 |
| CN100440650C (zh) * | 2007-03-21 | 2008-12-03 | 山东华光光电子有限公司 | 一种半导体激光器掩蔽膜的制作方法 |
| JP2009283711A (ja) * | 2008-05-22 | 2009-12-03 | Hitachi Chemical Dupont Microsystems Ltd | 半導体装置及びその製造方法、感光性樹脂組成物並びに電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| JPS63299253A (ja) | 半導体装置の製造方法 | |
| JPS61152040A (ja) | 半導体装置の製造方法 | |
| JPS60250650A (ja) | 層間膜のスル−ホ−ル形成方法 | |
| JPH09306901A (ja) | 半導体装置の製造方法 | |
| JPS5833853A (ja) | 半導体装置の製造方法 | |
| JP2882065B2 (ja) | 半導体装置の製造方法 | |
| JPS6331115A (ja) | 半導体装置の製造方法 | |
| JPH0228324A (ja) | 半導体装置の製造方法 | |
| JPH0330295B2 (ja) | ||
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPS5936943A (ja) | 多層配線形成方法 | |
| JP3147835B2 (ja) | 半導体装置の製造方法 | |
| JPS6156618B2 (ja) | ||
| JPH04332118A (ja) | パターンの形成方法 | |
| JPS6355784B2 (ja) | ||
| JPS6386544A (ja) | 半導体装置の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| KR20050063327A (ko) | 반도체 장치의 금속배선 형성방법 | |
| JPS6220399A (ja) | 多層配線の形成方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS60154623A (ja) | 半導体装置の製造方法 | |
| JPH0521439A (ja) | 半導体装置の製造方法 | |
| JPH0123944B2 (ja) | ||
| JPS6336547A (ja) | 半導体装置の製造方法 |