JPS63300347A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPS63300347A JPS63300347A JP13538887A JP13538887A JPS63300347A JP S63300347 A JPS63300347 A JP S63300347A JP 13538887 A JP13538887 A JP 13538887A JP 13538887 A JP13538887 A JP 13538887A JP S63300347 A JPS63300347 A JP S63300347A
- Authority
- JP
- Japan
- Prior art keywords
- register
- registers
- data
- transmitting
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- 230000005236 sound signal Effects 0.000 description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、データを直列に転送するための方式に関し、
もっと詳しくは、たとえばデジタル音声信号を処理する
ためなどに好適に実施することがでさるデータ転送方式
に関する。
もっと詳しくは、たとえばデジタル音声信号を処理する
ためなどに好適に実施することがでさるデータ転送方式
に関する。
背景技術
典型的な先行技術は第６図に示されている。アナログの
音声信号はライン１がらアナログ／デジタル変換回路２
に与えられて、左右２チャネルのデジタルの音声信号と
され、このデータはライン３からデジタル信号処理回路
４に与えられて信号処理され、これによって聴取者の前
方左側と、前方右側と、後方左側と、後方右側との合計
４チヤネルのデジタル信号が作られる。この４チヤネル
のデジタルの音声信号は、ライン５からさらに別のデジ
タル信号処理回路６に与えられる。１チヤネル分のデー
タは１６ビツトで構成され、したがってアナログ／デジ
タル変換回路２の送信レジスタＴ１から信号処理装ａ４
の受信レジスタＲ１には、第７図（１）で示されるよう
に左右り、Ｈの合計３２ビットの２チヤネルから成る音
声信号が転送される。信号処理装置４．６における送信
レジスタＴ２から受信レジスタＲ２には、第７図（２）
で示されるように前方左右ＦＬ、ＦＲおよび後方左右Ｒ
Ｌ、ＲＲの合計４チヤネルの６４ビツトから成る音声信
号が転送される。したがって第７図（１）に示される２
データ３２ビツトの音声信号と、第７図（２）で示され
る４データ６４ビツトの音声信号は共通の単位時間Ｗ１
内に送受信される。
音声信号はライン１がらアナログ／デジタル変換回路２
に与えられて、左右２チャネルのデジタルの音声信号と
され、このデータはライン３からデジタル信号処理回路
４に与えられて信号処理され、これによって聴取者の前
方左側と、前方右側と、後方左側と、後方右側との合計
４チヤネルのデジタル信号が作られる。この４チヤネル
のデジタルの音声信号は、ライン５からさらに別のデジ
タル信号処理回路６に与えられる。１チヤネル分のデー
タは１６ビツトで構成され、したがってアナログ／デジ
タル変換回路２の送信レジスタＴ１から信号処理装ａ４
の受信レジスタＲ１には、第７図（１）で示されるよう
に左右り、Ｈの合計３２ビットの２チヤネルから成る音
声信号が転送される。信号処理装置４．６における送信
レジスタＴ２から受信レジスタＲ２には、第７図（２）
で示されるように前方左右ＦＬ、ＦＲおよび後方左右Ｒ
Ｌ、ＲＲの合計４チヤネルの６４ビツトから成る音声信
号が転送される。したがって第７図（１）に示される２
データ３２ビツトの音声信号と、第７図（２）で示され
る４データ６４ビツトの音声信号は共通の単位時間Ｗ１
内に送受信される。
発明が解決すべき問題点
このような第６図および第７図に示された先行技術では
、上述のように相互にデータ数が異なるデータを、共通
の単位時間Ｗｌ内に転送しなければならず、したがって
周波数の異なる２つのクロック信号を必要とするという
問題がある。これによって構成が複雑になる。
、上述のように相互にデータ数が異なるデータを、共通
の単位時間Ｗｌ内に転送しなければならず、したがって
周波数の異なる２つのクロック信号を必要とするという
問題がある。これによって構成が複雑になる。
本発明の目的は、データ数の異なるデータを円滑にしか
も簡単な構成で転送することのできるデータ転送方式を
提供することである。
も簡単な構成で転送することのできるデータ転送方式を
提供することである。
問題点を解決するための手段
本発明は、ｆｊＳ１複数個の送信レジスタと、第２複数
個の受信レジスタとをそれぞれ設け、各送信レジスタの
内容を、各送信レジスタの内容の一部分ずつ、各送信レ
ジスタの順次的に切換えて送出し、 受信レジスタには、送信レジスタからの一部分ずつの内
容を順次的にストアし、 こうして第１複数およＣ／第２複数の大きい方の値以上
の値にわたる１サイクル分のデータ転送を複数サイクル
繰返し、 各サイクルの最初のデータ転送の送信レジスタと受信レ
ジスタとを対応させることによって、各サイクルのその
後のデータ転送の送信レジスタと受信レジスタとを順次
的に対応させることを特徴とするデータ転送方式である
。
個の受信レジスタとをそれぞれ設け、各送信レジスタの
内容を、各送信レジスタの内容の一部分ずつ、各送信レ
ジスタの順次的に切換えて送出し、 受信レジスタには、送信レジスタからの一部分ずつの内
容を順次的にストアし、 こうして第１複数およＣ／第２複数の大きい方の値以上
の値にわたる１サイクル分のデータ転送を複数サイクル
繰返し、 各サイクルの最初のデータ転送の送信レジスタと受信レ
ジスタとを対応させることによって、各サイクルのその
後のデータ転送の送信レジスタと受信レジスタとを順次
的に対応させることを特徴とするデータ転送方式である
。
作 用
本発明に従えば、データ転送の各１サイクルにおいては
、その最初の送信レジスタと受信レジスタとを対応させ
、これによってその後のデータ転送の送受信レジスタを
順次的に対応させるとともに、１サイクル分のデータ１
送は、送信レジスタの第１複数個および受信レジスタの
第２複数個の大きい方の値以上の値にわたってデータ転
送が行なわれる。したがって送信レジスタと受信レジス
タとの数を、希望する必要な数だけ選ぶことによって、
予め定めた単位時間内に第１複数と第２複数の等しいか
、いずれか小さい方の値の複を種類数のデータを転送す
ることが可能になる。
、その最初の送信レジスタと受信レジスタとを対応させ
、これによってその後のデータ転送の送受信レジスタを
順次的に対応させるとともに、１サイクル分のデータ１
送は、送信レジスタの第１複数個および受信レジスタの
第２複数個の大きい方の値以上の値にわたってデータ転
送が行なわれる。したがって送信レジスタと受信レジス
タとの数を、希望する必要な数だけ選ぶことによって、
予め定めた単位時間内に第１複数と第２複数の等しいか
、いずれか小さい方の値の複を種類数のデータを転送す
ることが可能になる。
実施例
ｐｌｃｉ図は、本発明の一実施例のプａツク図である。
信号処理装ｒａＡから、もう１つの信号処理装置Ｂに、
直列ビットでデータが順次的に転送される。信号処理装
置Ａには、送信手段８が設けられており、もう１つの信
号処理装ｆｉＢには、受信手段９が設けられる。送信手
段８において送信すべきデータは、合計＄１複数ｎ個の
送信レジスタＡ１〜Ａｎにストアされており、各ビット
毎のストアセルは参照符ａｌ １．ａｌ ２．ａｌ ３
．・・・：ａ２１ 、ａ２２ 、ａ２３ 、・・・；〜
： ａｎｌ ＋ａｎ２ ｔａ口３．・・・で示されてい
る。これらの送信レノスタＡ１〜Ａ口からの各ビット毎
のデータは、ＯＲデー）Ｇｌを介してラインノ１から受
信手段９に順次的に転送される。これらの送信レジスタ
ＡＩ−Ａｎには、シフトレジスタＣＡの第１複数ｎ個の
セルＣＡ１〜ＣＡ ｎがらの同期のための信号が与えら
れる。
直列ビットでデータが順次的に転送される。信号処理装
置Ａには、送信手段８が設けられており、もう１つの信
号処理装ｆｉＢには、受信手段９が設けられる。送信手
段８において送信すべきデータは、合計＄１複数ｎ個の
送信レジスタＡ１〜Ａｎにストアされており、各ビット
毎のストアセルは参照符ａｌ １．ａｌ ２．ａｌ ３
．・・・：ａ２１ 、ａ２２ 、ａ２３ 、・・・；〜
： ａｎｌ ＋ａｎ２ ｔａ口３．・・・で示されてい
る。これらの送信レノスタＡ１〜Ａ口からの各ビット毎
のデータは、ＯＲデー）Ｇｌを介してラインノ１から受
信手段９に順次的に転送される。これらの送信レジスタ
ＡＩ−Ａｎには、シフトレジスタＣＡの第１複数ｎ個の
セルＣＡ１〜ＣＡ ｎがらの同期のための信号が与えら
れる。
クロック信号発生回路１０がらラインＭＣＬＫには、予
め定めた一定周期のクロック信号が与えられる。このク
ロック信号発生回路１０は、ラインＣＫＩにクロック信
号ＭＣＬＫの複数＋１毎に１つのりａツク信号を導出し
てシフトレジスタｃＡに与える。シフトレジスタＣＡは
、ラインＣＫＩを介するクロック信号に応答して、その
初段のセルＣＡＩを論理「１」とし、残余のストアセル
ＣＡ２− ＣＡ ｎ を論１！ｌ！ｒＯＪとスル、マた
ラインＭＣＬＫを介するクロック信号に応答して、シフ
トレジスタＣＡは、論理「１」となる単一のストアセル
ＣＡ１〜ＣＡ ｎを順次的に移ｇ！ｈさせる。このシフ
トレジスタＣＡは、ｖｉ数ｎを超えるラインＭＣＬＫか
らのクロック信号が入力されても、ラインＣＫ１を介す
るクロック信号が入力されない限り、初段のセルＣＡＩ
は論理「１」に戻らず、ラインＭＣＬＫを介するクロッ
ク信号が前述のように複Ｗｋｎを超える数だけ入力され
ている期間において、ラインＣＫＩを介するクロック信
号が入力されない限り、セルＣΔ１〜ＣＡｎの全ての内
容は論理「Ｏ」のままである、以下の説明において、参
照符ＭＣＬＫ、ＣＫＩは、ラインを示すとともに、その
ラインを介するクロック信号をも示すことがある。
め定めた一定周期のクロック信号が与えられる。このク
ロック信号発生回路１０は、ラインＣＫＩにクロック信
号ＭＣＬＫの複数＋１毎に１つのりａツク信号を導出し
てシフトレジスタｃＡに与える。シフトレジスタＣＡは
、ラインＣＫＩを介するクロック信号に応答して、その
初段のセルＣＡＩを論理「１」とし、残余のストアセル
ＣＡ２− ＣＡ ｎ を論１！ｌ！ｒＯＪとスル、マた
ラインＭＣＬＫを介するクロック信号に応答して、シフ
トレジスタＣＡは、論理「１」となる単一のストアセル
ＣＡ１〜ＣＡ ｎを順次的に移ｇ！ｈさせる。このシフ
トレジスタＣＡは、ｖｉ数ｎを超えるラインＭＣＬＫか
らのクロック信号が入力されても、ラインＣＫ１を介す
るクロック信号が入力されない限り、初段のセルＣＡＩ
は論理「１」に戻らず、ラインＭＣＬＫを介するクロッ
ク信号が前述のように複Ｗｋｎを超える数だけ入力され
ている期間において、ラインＣＫＩを介するクロック信
号が入力されない限り、セルＣΔ１〜ＣＡｎの全ての内
容は論理「Ｏ」のままである、以下の説明において、参
照符ＭＣＬＫ、ＣＫＩは、ラインを示すとともに、その
ラインを介するクロック信号をも示すことがある。
受信手段９において、第２複数論個の受信レジスタ８１
〜Ｂ輪が備えられ、これらの受信レジスタ８１〜Ｂ鴫に
はライン７１を介してデータが共通に与えられる。シフ
トレジスタＣＢは、前述のシフトレジスタＣＡと同様な
構成を有し、セルＣＢ１〜ＣＢ論を有する。これらのセ
ルＣＢＩ〜ＣＢ−から論理「１」の信号が、対応する受
信レジスタ８１〜Ｂ−にそれぞれ与えられることによっ
て、各受信レジスタ８１〜Ｂｍにはセルｂｌ １ 、ｂ
ｌ ２ 、ｂｌ３、・・・；ｂ２１ 、ｂ２２ 、ｂ２
３ 、・・・：ｂ３１ 、ｂ３２ 、ｂ３３、・・・；
〜；ｂ曽１．ｂ論２．ｂ曽３．・・・のス）７内容が１
ビツトずつ導入される。シフトレジスタＣＢには、クロ
ック信号発生回路１０からのクロック信号ＭＣＬＫ、Ｃ
ＫＩがそれぞれ与えられる。
〜Ｂ輪が備えられ、これらの受信レジスタ８１〜Ｂ鴫に
はライン７１を介してデータが共通に与えられる。シフ
トレジスタＣＢは、前述のシフトレジスタＣＡと同様な
構成を有し、セルＣＢ１〜ＣＢ論を有する。これらのセ
ルＣＢＩ〜ＣＢ−から論理「１」の信号が、対応する受
信レジスタ８１〜Ｂ−にそれぞれ与えられることによっ
て、各受信レジスタ８１〜Ｂｍにはセルｂｌ １ 、ｂ
ｌ ２ 、ｂｌ３、・・・；ｂ２１ 、ｂ２２ 、ｂ２
３ 、・・・：ｂ３１ 、ｂ３２ 、ｂ３３、・・・；
〜；ｂ曽１．ｂ論２．ｂ曽３．・・・のス）７内容が１
ビツトずつ導入される。シフトレジスタＣＢには、クロ
ック信号発生回路１０からのクロック信号ＭＣＬＫ、Ｃ
ＫＩがそれぞれ与えられる。
第２図を参照して、第１複数ｎと第２複数鶴とが等しい
場合（ｎ＝輸）の動作を説明する。第２図（１）は信号
処理装ｊｉＡの送信レジスタＡ１〜ＡｎからＯＲデー）
Ｇｌを介してライン！１に導出されるビットの順次的な
データを示す、このようなデータはｔｊｓ２図（２）に
示されるクロック信号ＭＣＬＫに同期して導出される。
場合（ｎ＝輸）の動作を説明する。第２図（１）は信号
処理装ｊｉＡの送信レジスタＡ１〜ＡｎからＯＲデー）
Ｇｌを介してライン！１に導出されるビットの順次的な
データを示す、このようなデータはｔｊｓ２図（２）に
示されるクロック信号ＭＣＬＫに同期して導出される。
クロック信号ＣＫＩは、第２図（３）に示されるように
、複数ｎ（＝ −）個のクロック信号ＭＣＬＫ毎に発生
される。シフトレジスタＣＡのセルＣＡＩ、ＣＡ２．Ｃ
Ａ３から送信レジスタＡ １ 、Ａ ２ 、Ａ ３には
、送信用信号Ｔｌａ、Ｔ２ａ、Ｔ３ａが第２図（４）、
＄２図（５）および第２図（６）に示されるように順次
的に導出され、これらの信号Ｔ１ａｓＴ２ａ＊Ｔ３ｍは
、セルＣＡ１．ＣＡ２、ＣＡ３の内容が論理「１」であ
ることに対応しており、以下同様な動作が行なわれる。
、複数ｎ（＝ −）個のクロック信号ＭＣＬＫ毎に発生
される。シフトレジスタＣＡのセルＣＡＩ、ＣＡ２．Ｃ
Ａ３から送信レジスタＡ １ 、Ａ ２ 、Ａ ３には
、送信用信号Ｔｌａ、Ｔ２ａ、Ｔ３ａが第２図（４）、
＄２図（５）および第２図（６）に示されるように順次
的に導出され、これらの信号Ｔ１ａｓＴ２ａ＊Ｔ３ｍは
、セルＣＡ１．ＣＡ２、ＣＡ３の内容が論理「１」であ
ることに対応しており、以下同様な動作が行なわれる。
こうして１サイクルＷにわたり送信レジスタＡ１〜Ａｎ
の第１番目のセルａｌ １ 、Ａ２１ ｔａ３１ 、・
・・、ａｎｌ の内容が導出される。その後のサイク
ルにおいては、送信レジスタＡ１〜Ａｎの第２番目のセ
ルａ１２ｔａ２２、Ａ３２．・・・、ａｎ２からのデー
タが順次的に導出される。このような動作を繰返して送
信レジスタＡ１〜Ａｎの内容が、ライン！１に導出され
て歓送される。
の第１番目のセルａｌ １ 、Ａ２１ ｔａ３１ 、・
・・、ａｎｌ の内容が導出される。その後のサイク
ルにおいては、送信レジスタＡ１〜Ａｎの第２番目のセ
ルａ１２ｔａ２２、Ａ３２．・・・、ａｎ２からのデー
タが順次的に導出される。このような動作を繰返して送
信レジスタＡ１〜Ａｎの内容が、ライン！１に導出され
て歓送される。
信号処理装ｆｉＢにおいて、受信手段９ではシフトレジ
スタＣＢのセルＣＢＩ〜ＣＢ−のうちの論理「１」であ
る１つのセルからの出力に基づいて受信レジスタ８１〜
Ｂ−のセルへの受信が行なわれる。すなわち送信レジス
タＡ１は、受信レジスタＢ１に対応し、セルａｌｌの内
容はセルｂ１１に歓送されてストアされ、また送信レジ
スタＡ２のセルａ２１の内容は受信レジスタＢ２のセル
ｂ２１に松送されてストアされ、以下同様にして送信レ
ジスタＡｎのセルａｎｌの内容は受信レジスタＢ−のセ
ルｂ輸１にストアされる。こうして１サイクルのデータ
の歓送が終わる。
スタＣＢのセルＣＢＩ〜ＣＢ−のうちの論理「１」であ
る１つのセルからの出力に基づいて受信レジスタ８１〜
Ｂ−のセルへの受信が行なわれる。すなわち送信レジス
タＡ１は、受信レジスタＢ１に対応し、セルａｌｌの内
容はセルｂ１１に歓送されてストアされ、また送信レジ
スタＡ２のセルａ２１の内容は受信レジスタＢ２のセル
ｂ２１に松送されてストアされ、以下同様にして送信レ
ジスタＡｎのセルａｎｌの内容は受信レジスタＢ−のセ
ルｂ輸１にストアされる。こうして１サイクルのデータ
の歓送が終わる。
そこでクロック信号ＣＫＩが発生され、次のサイクルの
最初の送信レジスタＡ１と受信レジスタＢ１との対応が
行なわれ、以下順次的に送信レジスタＡ １ 、Ａ ２
、−、Ａｎのセルａｌ ２ ＊ａ２２ ＊・” ５ａｎ
２の内容が受信レジスタＢｌ、Ｂ２．・・・、Ｂ−のセ
ルｂ１２．ｂ２２．・・・、ｂ簡２にそれぞれストアさ
れる。
最初の送信レジスタＡ１と受信レジスタＢ１との対応が
行なわれ、以下順次的に送信レジスタＡ １ 、Ａ ２
、−、Ａｎのセルａｌ ２ ＊ａ２２ ＊・” ５ａｎ
２の内容が受信レジスタＢｌ、Ｂ２．・・・、Ｂ−のセ
ルｂ１２．ｂ２２．・・・、ｂ簡２にそれぞれストアさ
れる。
第３図は、第１複数ｎが＄２２複数論満である場合（ｎ
＜論）の動作を説明するための図である。第３図（１）
に示されるように送信レジスタＡ１〜Ａ ｎからライン
！１には、各初段のセルａｌ １ ｓａ２１ 。
＜論）の動作を説明するための図である。第３図（１）
に示されるように送信レジスタＡ１〜Ａ ｎからライン
！１には、各初段のセルａｌ １ ｓａ２１ 。
・・・＊ａｎｌ のデータが順次的に導出される。第
３図（３）？示されるクロック信号ＭＣＬＫが複数１を
超えで発生されている期間中では、ライン！１にはデー
タが送出されない、受信手段９では、第２複数−の受信
レジスタ８１〜Ｂ曽の初段のセルｂ１１〜ｂｍｌへのデ
ータの受信が、クロック信号ＭＣＬＫに応答して、第３
図（２）のように可能となる。
３図（３）？示されるクロック信号ＭＣＬＫが複数１を
超えで発生されている期間中では、ライン！１にはデー
タが送出されない、受信手段９では、第２複数−の受信
レジスタ８１〜Ｂ曽の初段のセルｂ１１〜ｂｍｌへのデ
ータの受信が、クロック信号ＭＣＬＫに応答して、第３
図（２）のように可能となる。
複数−個のクロック信号ＭＣＬＫが発生される度に、１
つのクロック信号ＣＫＩが発生され、これによって次の
サイクルのデータ歓送が行なわれる。クロック信号ＣＫ
Ｉの波形は、第３図（４）で示されているとおりである
。シフトレジスタＣＢのセルＣＢＩ〜ＣＢＴａがら導出
される信号のうち、代表的に参照符Ｔｌｂ、Ｔ２ｂ、Ｔ
３ｂ、・・・、Ｔ論すで示すものは、第３図（５）、第
３図（６）、第３図（７）および第３図（８）でそれぞ
れ示される。
つのクロック信号ＣＫＩが発生され、これによって次の
サイクルのデータ歓送が行なわれる。クロック信号ＣＫ
Ｉの波形は、第３図（４）で示されているとおりである
。シフトレジスタＣＢのセルＣＢＩ〜ＣＢＴａがら導出
される信号のうち、代表的に参照符Ｔｌｂ、Ｔ２ｂ、Ｔ
３ｂ、・・・、Ｔ論すで示すものは、第３図（５）、第
３図（６）、第３図（７）および第３図（８）でそれぞ
れ示される。
ｔｊＳ４図は、ｍｌ複数ｎが第２複数１を超える場合（
ｎ＞ｍ）の動作を説明するための図である。送信手段８
からライン！１には、第４図（１）で示されるビット順
次的なデータが転送される。受信手段９では、各受信レ
ジスタ８１〜ＢＩＩの初段のセルｂ１１ 、ｂ２１ 、
・・・、１１１１１へのデータのストアが第４図（２）
のように、可能であり、その後に第４図（３）で示され
るクロック信号ＭＣＬＫがさらに与えられても、そのサ
イクル中においては受信レジスタ８１〜Ｂ輸１こお（す
るストアが可能１こなることはない、クロック信号ＣＫ
Ｉは、第４図（４）で示されるように、ｐｔＳ１複数ｎ
個毎のクロック信号ＭＣＬＫの発生の度毎に発生される
。こうして送信手段８のシフトレジスタＣＡのセルＣＡ
Ｉ〜ＣＡｎには論１！ｒｌ Ｊの信号が第４図（５）、
第４図（６）、第４図（７）および第４図（８）で示さ
れるように順次的に導出され、こうしてＰｔ５ｌ複数１
１の送信レジスタＡ１〜Ａｎの初段のセルａｌｌ〜ａｎ
ｌからのデータの転送が終了する。ｔｊ４２のサイクル
では、送信レジスタＡ１〜Ａ口の２番目のセルａ１２〜
ａｎ２からのデータが転送され、受信手段９において受
信される。
ｎ＞ｍ）の動作を説明するための図である。送信手段８
からライン！１には、第４図（１）で示されるビット順
次的なデータが転送される。受信手段９では、各受信レ
ジスタ８１〜ＢＩＩの初段のセルｂ１１ 、ｂ２１ 、
・・・、１１１１１へのデータのストアが第４図（２）
のように、可能であり、その後に第４図（３）で示され
るクロック信号ＭＣＬＫがさらに与えられても、そのサ
イクル中においては受信レジスタ８１〜Ｂ輸１こお（す
るストアが可能１こなることはない、クロック信号ＣＫ
Ｉは、第４図（４）で示されるように、ｐｔＳ１複数ｎ
個毎のクロック信号ＭＣＬＫの発生の度毎に発生される
。こうして送信手段８のシフトレジスタＣＡのセルＣＡ
Ｉ〜ＣＡｎには論１！ｒｌ Ｊの信号が第４図（５）、
第４図（６）、第４図（７）および第４図（８）で示さ
れるように順次的に導出され、こうしてＰｔ５ｌ複数１
１の送信レジスタＡ１〜Ａｎの初段のセルａｌｌ〜ａｎ
ｌからのデータの転送が終了する。ｔｊ４２のサイクル
では、送信レジスタＡ１〜Ａ口の２番目のセルａ１２〜
ａｎ２からのデータが転送され、受信手段９において受
信される。
本発明のさらに他の実施例として、クロック信号ＭＣＬ
Ｋの発生パルス数が第１複数口および第２複数Ｉを超え
る予め定めた数だけ発生される度毎に、１つのクロック
信号ＣＫＩが発生されるように６１成されてもよい。
Ｋの発生パルス数が第１複数口および第２複数Ｉを超え
る予め定めた数だけ発生される度毎に、１つのクロック
信号ＣＫＩが発生されるように６１成されてもよい。
第５図は、本発明の他の実施例のブロック図である。こ
の実施例は前述の第６図および第７図に関連して述べた
先行技術に対応するものであって、送信手段８１と受信
子Ｆ１９１との間では、各チャネルが１６ビツトである
合計２チヤネルのデジタル音声信号が転送され、もう１
つの送信手段８２から受信手段９２には、各チャネルが
１６ビツトである合計４チヤネルの音声信号が転送され
る。
の実施例は前述の第６図および第７図に関連して述べた
先行技術に対応するものであって、送信手段８１と受信
子Ｆ１９１との間では、各チャネルが１６ビツトである
合計２チヤネルのデジタル音声信号が転送され、もう１
つの送信手段８２から受信手段９２には、各チャネルが
１６ビツトである合計４チヤネルの音声信号が転送され
る。
シフトレジスタＣＡａの４つのセルのうち、最初の２つ
のセルには、２つの各チャネルに対応した１６のセルを
それぞれ有する送信レジスタＡｌａ。
のセルには、２つの各チャネルに対応した１６のセルを
それぞれ有する送信レジスタＡｌａ。
Ａ２ａに与えられ、それらの出力はＯＲデー）Ｇ２から
ラインノ２を経て受信レジスタＢ１ａ、Ｂ２ａにそれぞ
れ与えられる。これらの受信レジスタＢ１ａ、８２ａに
は４つのセルを有するシフトレジスタＣＢａの最初の２
つのセルからの信号が与えられる。
ラインノ２を経て受信レジスタＢ１ａ、Ｂ２ａにそれぞ
れ与えられる。これらの受信レジスタＢ１ａ、８２ａに
は４つのセルを有するシフトレジスタＣＢａの最初の２
つのセルからの信号が与えられる。
４つの各チャネルに対応したセルを有する送信手段８２
におけるシフ）レジスタＣＡｂの各セルからの出力は、
各チャネルに対応する送信レジスタＡｌｂ−Ａ４ｂにそ
れぞれ与えられる。各送信レジスタＡｌｂ−Ａ４ｂは、
１６ビツトのセルを有し、それらの出力はＯＲデー）Ｇ
３からラインノ３を経て受信手段９２の受信レジスタＢ
ｉｂ−８４ｂに与えられる。これらの受信レジスタＢｉ
ｂ−Ｂｉｂには、４つのセルを有するシフトレジスタＣ
Ｂｂからの信号がそれぞれ与えられる。こうして送受信
手段８１．９１間では音声信号の２チャネル分が転送さ
れ、送受信手段８２．９２間では４チャネル分の音声信
号が転送され、各データの転送周期は同一である。
におけるシフ）レジスタＣＡｂの各セルからの出力は、
各チャネルに対応する送信レジスタＡｌｂ−Ａ４ｂにそ
れぞれ与えられる。各送信レジスタＡｌｂ−Ａ４ｂは、
１６ビツトのセルを有し、それらの出力はＯＲデー）Ｇ
３からラインノ３を経て受信手段９２の受信レジスタＢ
ｉｂ−８４ｂに与えられる。これらの受信レジスタＢｉ
ｂ−Ｂｉｂには、４つのセルを有するシフトレジスタＣ
Ｂｂからの信号がそれぞれ与えられる。こうして送受信
手段８１．９１間では音声信号の２チャネル分が転送さ
れ、送受信手段８２．９２間では４チャネル分の音声信
号が転送され、各データの転送周期は同一である。
本発明は、データの転送のために広範囲に実施すること
ができる。
ができる。
上述の実施例では１ビツトずつ各送信レジスタから受信
レジスタに送出されたけれども、本発明の他の実施例と
して各送受信レジスタの複数ビットを１まとめにして転
送するように構成することもまた可能である。
レジスタに送出されたけれども、本発明の他の実施例と
して各送受信レジスタの複数ビットを１まとめにして転
送するように構成することもまた可能である。
効 果
以上のように本発明によれば、たとえばデータ数などが
異なるデータを円滑にしかも簡単な構成で転送すること
ができるようになる。
異なるデータを円滑にしかも簡単な構成で転送すること
ができるようになる。
第１図は本発明の一実施例のブロック図、第２図は第１
図に示された実施例において第１複数口と第２複数ｍと
が等しい場合の動作を説明するための図、第３図は第１
複数ｎが第２複数ω未満である場合の動作を説明するた
めの図、第４図はＰｔｔＪ１複数ｎが第２複数論を超え
ている場合の動作を説明′ するための波形図、ｔＩＳ
Ｓ図は本発明の他の実施例のブロック図、第６図は先行
技術を説明するためのブロック図、第７図は第６図に示
された先行技術の動作を説明するための図である。 ８．８１．８２・・・送信手段、９，９１．９２・・・
受信手段、１０・・・クロック信号発生回路、Ａ１〜Ａ
ｎ。
図に示された実施例において第１複数口と第２複数ｍと
が等しい場合の動作を説明するための図、第３図は第１
複数ｎが第２複数ω未満である場合の動作を説明するた
めの図、第４図はＰｔｔＪ１複数ｎが第２複数論を超え
ている場合の動作を説明′ するための波形図、ｔＩＳ
Ｓ図は本発明の他の実施例のブロック図、第６図は先行
技術を説明するためのブロック図、第７図は第６図に示
された先行技術の動作を説明するための図である。 ８．８１．８２・・・送信手段、９，９１．９２・・・
受信手段、１０・・・クロック信号発生回路、Ａ１〜Ａ
ｎ。
Claims (1)
- 【特許請求の範囲】 第１複数個の送信レジスタと、第２複数個の受信レジス
タとをそれぞれ設け、 各送信レジスタの内容を、各送信レジスタの内容の一部
分ずつ、各送信レジスタの順次的に切換えて送出し、 受信レジスタには、送信レジスタからの一部分ずつの内
容を順次的にストアし、 こうして第１複数および第２複数の大きい方の値以上の
値にわたる１サイクル分のデータ転送を複数サイクル繰
返し、 各サイクルの最初のデータ転送の送信レジスタと受信レ
ジスタとを対応させることによって、各サイクルのその
後のデータ転送の送信レジスタと受信レジスタとを順次
的に対応させることを特徴とするデータ転送方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135388A JP2501827B2 (ja) | 1987-05-30 | 1987-05-30 | デジタル音声信号の連送装置 |
| DE3854181T DE3854181T2 (de) | 1987-04-28 | 1988-04-28 | System zur datenübertragung. |
| US07/295,947 US5255370A (en) | 1987-04-28 | 1988-04-28 | Data transfer apparatus and data transfer system |
| PCT/JP1988/000430 WO1988008574A1 (fr) | 1987-04-28 | 1988-04-28 | Procede et appareil pour le transfert de donnees |
| EP88903945A EP0312614B1 (en) | 1987-04-28 | 1988-04-28 | Data transfer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135388A JP2501827B2 (ja) | 1987-05-30 | 1987-05-30 | デジタル音声信号の連送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63300347A true JPS63300347A (ja) | 1988-12-07 |
| JP2501827B2 JP2501827B2 (ja) | 1996-05-29 |
Family
ID=15150540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62135388A Expired - Fee Related JP2501827B2 (ja) | 1987-04-28 | 1987-05-30 | デジタル音声信号の連送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2501827B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010931A (ja) * | 1973-05-26 | 1975-02-04 | ||
| JPS60142425A (ja) * | 1983-12-28 | 1985-07-27 | Fujitsu Ltd | スキヤン制御方式 |
-
1987
- 1987-05-30 JP JP62135388A patent/JP2501827B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010931A (ja) * | 1973-05-26 | 1975-02-04 | ||
| JPS60142425A (ja) * | 1983-12-28 | 1985-07-27 | Fujitsu Ltd | スキヤン制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2501827B2 (ja) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0156580B1 (en) | Data transmission system | |
| US4472788A (en) | Shift circuit having a plurality of cascade-connected data selectors | |
| KR0157924B1 (ko) | 데이타 전송 시스템 및 그 방법 | |
| JP3445416B2 (ja) | 複数のデータバイトのシフト及び並び替えを行うためのシフト回路及び方法 | |
| EP0289400A2 (en) | High speed asynchronous data multiplexer/demultiplexer | |
| US4994914A (en) | Composite video image device and related method | |
| EP0388051B1 (en) | Technique for converting either way between a plurality of N synchronized serial bit streams and a parallel TDM format | |
| US6772269B1 (en) | Bus switch and bus switch system for increased data transfer | |
| US4439840A (en) | Real-time ordinal-value filters utilizing partial intra-data comparisons | |
| US5754875A (en) | Computer system with double width data bus | |
| JPH0327635A (ja) | デイジタル通信装置 | |
| US6330338B1 (en) | Process and device for mixing digital audio signals | |
| JP2501827B2 (ja) | デジタル音声信号の連送装置 | |
| JPH0831073B2 (ja) | Ｉ／ｏハンドラ− | |
| JPH03214942A (ja) | ディジタル信号時間差補正回路 | |
| US20050223261A1 (en) | Communication clocking conversion techniques | |
| JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
| US20020087755A1 (en) | Data synchronization interface | |
| US3988605A (en) | Processors for the fast transformation of data | |
| JPH02141139A (ja) | データ伝送装置 | |
| US4893231A (en) | Multi-node data processing system | |
| JPH0294937A (ja) | 多重化システム | |
| US7292603B2 (en) | Memory-efficient conversion between differing data transport formats of SONET overhead data | |
| JP2548709B2 (ja) | 多重フレ−ムアライナ | |
| JPS63131746A (ja) | デイジタル回線用マルチドロツプ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |