JPS5968959A - 電子回路形成方法 - Google Patents
電子回路形成方法Info
- Publication number
- JPS5968959A JPS5968959A JP17829982A JP17829982A JPS5968959A JP S5968959 A JPS5968959 A JP S5968959A JP 17829982 A JP17829982 A JP 17829982A JP 17829982 A JP17829982 A JP 17829982A JP S5968959 A JPS5968959 A JP S5968959A
- Authority
- JP
- Japan
- Prior art keywords
- vapor
- deposited
- circuit unit
- passive
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract 4
- 238000010030 laminating Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 9
- 239000010408 film Substances 0.000 abstract description 8
- 229910000859 α-Fe Inorganic materials 0.000 abstract description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 3
- 238000003475 lamination Methods 0.000 abstract description 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 206010051602 Laziness Diseases 0.000 description 1
- 229910010280 TiOH Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000000469 dry deposition Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子回路形成方法に関し、特に物質粒子の付着
による薄膜形成法を用いた′電子回路形成方法に関する
。
による薄膜形成法を用いた′電子回路形成方法に関する
。
一般にコンデンサ、コイル、抵抗などの受動素子はトラ
ンジスタやダイオードなどの能動部品あるいはこれらを
集積したウェーハ等のチップないしブロックが特殊な半
導体製造技術等で製作されるのとは違ってそれぞれ別々
に製作されるもので、セットメーカでそれぞれを主プリ
ント基板へ組込むことが行われている。このように受動
素子と能動素子とはその製作工程上のぢがいが大きく工
程の一貫化・能率化は困難であった。
ンジスタやダイオードなどの能動部品あるいはこれらを
集積したウェーハ等のチップないしブロックが特殊な半
導体製造技術等で製作されるのとは違ってそれぞれ別々
に製作されるもので、セットメーカでそれぞれを主プリ
ント基板へ組込むことが行われている。このように受動
素子と能動素子とはその製作工程上のぢがいが大きく工
程の一貫化・能率化は困難であった。
本発明は受動回路を同一の真壁装置内でスパッタリング
や蒸着などの乾式成膜法により、特定の受動素子ごとに
乾式形成及び配線した薄膜単位体をｉｌ！！遺し、他の
特定の受動素子及び配線を有する他の薄膜単位体を積層
し、順次これを繰返して所定の受動回路積層体を形成し
、これをＩＣウェーハ等の能動回路単位と合体して一貰
した乾式成膜による電子回路を形成するものである。本
発明によると、受動回路が同一の真空装置内で形成され
るので、従来のような半田付による組立てが不要となり
、工程の能率化、管理の容易化などの利点が得られる。
や蒸着などの乾式成膜法により、特定の受動素子ごとに
乾式形成及び配線した薄膜単位体をｉｌ！！遺し、他の
特定の受動素子及び配線を有する他の薄膜単位体を積層
し、順次これを繰返して所定の受動回路積層体を形成し
、これをＩＣウェーハ等の能動回路単位と合体して一貰
した乾式成膜による電子回路を形成するものである。本
発明によると、受動回路が同一の真空装置内で形成され
るので、従来のような半田付による組立てが不要となり
、工程の能率化、管理の容易化などの利点が得られる。
能動回路単位は任怠の方法で製越されてもよいし、乾式
成膜技術（蒸着法、スパッタ法、気相成長法、エツチン
グ、熱拡散、イオン注入等）によって受動回路積層体の
上に直接形成しても良い。
成膜技術（蒸着法、スパッタ法、気相成長法、エツチン
グ、熱拡散、イオン注入等）によって受動回路積層体の
上に直接形成しても良い。
コンデンサ用の誘電体層（酸化チタン、チタン酸バリウ
ムなど）や電極層、インダクタ用の磁性体層（フェライ
トなど）や電極層１抵抗体Ｍ（＠化ルテニウム、ニッケ
ル等）、配線（Ｃｕｓ Ａｌｓ ＡｇｓＡｇ−Ｐｄ
等）を乾式成膜法（スパッタリング、蒸着等）により形
成することはすでに本発明者により提案されている。そ
の際の工程条件は単一ではないが、蒸発源温度、基質温
度、真空度、時間等のパラメータの組合せ及び値を大幅
に変えなくて所望の工程条件を得ることが可能である。
ムなど）や電極層、インダクタ用の磁性体層（フェライ
トなど）や電極層１抵抗体Ｍ（＠化ルテニウム、ニッケ
ル等）、配線（Ｃｕｓ Ａｌｓ ＡｇｓＡｇ−Ｐｄ
等）を乾式成膜法（スパッタリング、蒸着等）により形
成することはすでに本発明者により提案されている。そ
の際の工程条件は単一ではないが、蒸発源温度、基質温
度、真空度、時間等のパラメータの組合せ及び値を大幅
に変えなくて所望の工程条件を得ることが可能である。
例えば所定のプログラムに従ってコンピュータ制御を行
うことで工程条件を容易に適正化することができるＯ 第１図は本発明を実施するのに使用する乾式成膜装置の
概略図であり、真空４！１１を基本購成要素とし、２は
スパッタ材料源、３はシリコーンウェーハなどの基板、
４は各種パターンを有するマスク、５は高周波電源であ
る。また真空槽内にはアルゴンガス、０素ガス、窒素ガ
ス等を導入することがある。乾式成膜装置は公知である
。第２図ないし第５図は本発明の方法の主要部を示す工
程図であり、第１図に示した乾式成膜装置によりこれら
の工程は実施される。
うことで工程条件を容易に適正化することができるＯ 第１図は本発明を実施するのに使用する乾式成膜装置の
概略図であり、真空４！１１を基本購成要素とし、２は
スパッタ材料源、３はシリコーンウェーハなどの基板、
４は各種パターンを有するマスク、５は高周波電源であ
る。また真空槽内にはアルゴンガス、０素ガス、窒素ガ
ス等を導入することがある。乾式成膜装置は公知である
。第２図ないし第５図は本発明の方法の主要部を示す工
程図であり、第１図に示した乾式成膜装置によりこれら
の工程は実施される。
第２図において、３は第１図に示した基板１であり、マ
スク４を通して先ずコンデンサ用電極層６を所定個数蒸
着又はスパッター形成する。次いで電極間接続用の配線
導体（簡単のため図示せず）を蒸着又はスパッター形成
する。その上に、Ｔ ｉＯＨなどの誘電体層（図示せず
）を基板３の全面に蒸着またはスパッター形成する。そ
の際、マスクを用いて接続を要する部分にスルーホール
（実際には溝状）を形成しておく。下側の電極層に重畳
する位置に再び電極層を次で配線導体乾式成膜すること
により、コンデンサ回路単位を得る。第３図の工程に移
って、接続用スルーホール７を有するフェライト等の絶
縁性磁性体層８を乾式成膜する。
スク４を通して先ずコンデンサ用電極層６を所定個数蒸
着又はスパッター形成する。次いで電極間接続用の配線
導体（簡単のため図示せず）を蒸着又はスパッター形成
する。その上に、Ｔ ｉＯＨなどの誘電体層（図示せず
）を基板３の全面に蒸着またはスパッター形成する。そ
の際、マスクを用いて接続を要する部分にスルーホール
（実際には溝状）を形成しておく。下側の電極層に重畳
する位置に再び電極層を次で配線導体乾式成膜すること
により、コンデンサ回路単位を得る。第３図の工程に移
って、接続用スルーホール７を有するフェライト等の絶
縁性磁性体層８を乾式成膜する。
さらに配線導体（図示せず）を蒸着する。次いで配線導
体に接続する平面状渦巻状導体パターンより成るインダ
クタとか、垂直軸線から等牛径部分を旋回するら旋状導
体パターンとそれらの間に介在してターン間絶縁を行う
フェライトなどの磁性体層とより成る所定数のインダク
タ９を磁性体層８の上に乾式成膜する。かかるインダク
タ９の製造法は公知である。次いで、第４図に示すよう
に所定のスルーホール１１を有する磁性体１１Ｋ又はセ
ラミック体Ｊτ１ｔ１０を積層体全表面に乾式形成して
インダクタ回路単位の積層を終る。層１０は次の単位の
基板を兼ねることができる。第４図の工程に移って抵抗
体ｊΔ１２を所定の個所へ所定の大きさで乾式成膜する
。次に、配線導体（図示せず）を乾式成膜する。なお、
この工程の次に必要に応じて、セラミックフィルタ（Ｃ
Ｆ）や、ＳＡＷ 素子等の受動素子を同じく乾式法によ
り形成してもよい。なお、この実施例では、コンデンサ
、インダクタ、抵抗の３槙類の受動素子を形成する例を
記載したが、設計する回路に応じて、任意の受動素子を
選単位に対する基板として役立てることができるが。
体に接続する平面状渦巻状導体パターンより成るインダ
クタとか、垂直軸線から等牛径部分を旋回するら旋状導
体パターンとそれらの間に介在してターン間絶縁を行う
フェライトなどの磁性体層とより成る所定数のインダク
タ９を磁性体層８の上に乾式成膜する。かかるインダク
タ９の製造法は公知である。次いで、第４図に示すよう
に所定のスルーホール１１を有する磁性体１１Ｋ又はセ
ラミック体Ｊτ１ｔ１０を積層体全表面に乾式形成して
インダクタ回路単位の積層を終る。層１０は次の単位の
基板を兼ねることができる。第４図の工程に移って抵抗
体ｊΔ１２を所定の個所へ所定の大きさで乾式成膜する
。次に、配線導体（図示せず）を乾式成膜する。なお、
この工程の次に必要に応じて、セラミックフィルタ（Ｃ
Ｆ）や、ＳＡＷ 素子等の受動素子を同じく乾式法によ
り形成してもよい。なお、この実施例では、コンデンサ
、インダクタ、抵抗の３槙類の受動素子を形成する例を
記載したが、設計する回路に応じて、任意の受動素子を
選単位に対する基板として役立てることができるが。
単に絶縁材料の膜を形成して保設膜としても良し１゜以
上のように、本実施例ではＣ，Ｌ及びＲを所定数含む各
受動回路単位が、スルーホールを介して電気接続された
積層構造を成している。この積層構造物の上には任意の
公知の乾式方法で製作された能動回路単位が積層接着さ
れる。すなわち第５図の工程に続いて第６図のように別
の真空槽中で気相法（ＣＶＤ ）、イオン注入、エツチ
ング等を応用して所定のトランジスタやダイオード１５
、配線部分を有するＩＣ単位１６を形成することカタで
きる。そしてシリコーンラ／＜−１７などで全表面を保
護する（第７図）。なおまた、能動回路は以上のように
、本発明は受動回路を特定種類の受動回路単位に分割形
成し、スルーホールなどを用いて回路単位量接続を行う
ことで、受動回路を一貫した乾式成膜技術により製造す
ることを可能にしたものであり、従来法のように、各々
の受動素子を一々半田等により回路板へ組込む必要をな
くしたもので前記の種々の利益が提供されるものである
。
上のように、本実施例ではＣ，Ｌ及びＲを所定数含む各
受動回路単位が、スルーホールを介して電気接続された
積層構造を成している。この積層構造物の上には任意の
公知の乾式方法で製作された能動回路単位が積層接着さ
れる。すなわち第５図の工程に続いて第６図のように別
の真空槽中で気相法（ＣＶＤ ）、イオン注入、エツチ
ング等を応用して所定のトランジスタやダイオード１５
、配線部分を有するＩＣ単位１６を形成することカタで
きる。そしてシリコーンラ／＜−１７などで全表面を保
護する（第７図）。なおまた、能動回路は以上のように
、本発明は受動回路を特定種類の受動回路単位に分割形
成し、スルーホールなどを用いて回路単位量接続を行う
ことで、受動回路を一貫した乾式成膜技術により製造す
ることを可能にしたものであり、従来法のように、各々
の受動素子を一々半田等により回路板へ組込む必要をな
くしたもので前記の種々の利益が提供されるものである
。
第１図は本発明を実施する装置の概略図、及び第２図な
いし第７図は本発明の方法の順次工程を示す斜視図であ
る。 手続抽ｉ４ミ１１１（方式） 昭和５８年６月２２日 特許庁長官若杉和夫 殿 事件の表示 昭和５７年 特願第１７８２９９ 号発明
の名称 電子回路形成方法 補正をする省 事件との関係 特許出願人名 称
（３０６）東京電気化学工業株式会社代β［（人 ＝願書例Ｈ堵→懺六り−イ１胡− 補正の内容 別紙の通り 明Ｍ書を次の通り補正する。 １、 第６頁第１４行に「・・・されても良い。」とあ
る次に、次の文を加入する。 ［このように形成された電子回路には、第８図のように
周辺へ多数の引出端子ひ形成し、或いはさらに常法に従
って第９図のように外部端子や樹脂モールドによる外装
を形成して完成品とすることができる。」 ２、 第７頁第５行に「７」とあるを「９」と訂正する
。
いし第７図は本発明の方法の順次工程を示す斜視図であ
る。 手続抽ｉ４ミ１１１（方式） 昭和５８年６月２２日 特許庁長官若杉和夫 殿 事件の表示 昭和５７年 特願第１７８２９９ 号発明
の名称 電子回路形成方法 補正をする省 事件との関係 特許出願人名 称
（３０６）東京電気化学工業株式会社代β［（人 ＝願書例Ｈ堵→懺六り−イ１胡− 補正の内容 別紙の通り 明Ｍ書を次の通り補正する。 １、 第６頁第１４行に「・・・されても良い。」とあ
る次に、次の文を加入する。 ［このように形成された電子回路には、第８図のように
周辺へ多数の引出端子ひ形成し、或いはさらに常法に従
って第９図のように外部端子や樹脂モールドによる外装
を形成して完成品とすることができる。」 ２、 第７頁第５行に「７」とあるを「９」と訂正する
。
Claims (1)
- （１）支持基板の上に、抵抗、インダクタ、コンデンサ
等の受動素子のうち特定のもの所定個数とこれらを接続
する配線を、乾式法により所定順序で被着・積層して受
動体積層体を形成し、こうして得られた受動体積層体に
能動素子を乾式法により形成することより成る、電子回
路形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17829982A JPS5968959A (ja) | 1982-10-13 | 1982-10-13 | 電子回路形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17829982A JPS5968959A (ja) | 1982-10-13 | 1982-10-13 | 電子回路形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5968959A true JPS5968959A (ja) | 1984-04-19 |
| JPH0228912B2 JPH0228912B2 (ja) | 1990-06-27 |
Family
ID=16046040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17829982A Granted JPS5968959A (ja) | 1982-10-13 | 1982-10-13 | 電子回路形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5968959A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63300593A (ja) * | 1987-05-29 | 1988-12-07 | Nec Corp | セラミック複合基板 |
| EP0789390A3 (en) * | 1989-01-14 | 1998-01-14 | TDK Corporation | A method for producing multilayer hybrid circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365972A (en) * | 1976-11-24 | 1978-06-12 | Nippon Electric Co | Method of producing thin film cr circuit |
| JPS5431572A (en) * | 1977-08-15 | 1979-03-08 | Nippon Electric Co | Method of manufacturing thin film circuit |
-
1982
- 1982-10-13 JP JP17829982A patent/JPS5968959A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365972A (en) * | 1976-11-24 | 1978-06-12 | Nippon Electric Co | Method of producing thin film cr circuit |
| JPS5431572A (en) * | 1977-08-15 | 1979-03-08 | Nippon Electric Co | Method of manufacturing thin film circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63300593A (ja) * | 1987-05-29 | 1988-12-07 | Nec Corp | セラミック複合基板 |
| EP0789390A3 (en) * | 1989-01-14 | 1998-01-14 | TDK Corporation | A method for producing multilayer hybrid circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0228912B2 (ja) | 1990-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8345438B2 (en) | Electronic part module and method of making the same | |
| EP0070380B1 (en) | Discrete thin film capacitor | |
| KR100311675B1 (ko) | 혼성 집적 회로 컴포넌트 및 하이브리드 집적 회로 부재 | |
| US5278526A (en) | Laminated LC element and method for manufacturing the same | |
| WO2007040064A1 (ja) | シート状複合電子部品とその製造方法 | |
| JP2004235584A (ja) | インダクタンス素子と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法 | |
| JP3499255B2 (ja) | 複合集積回路部品の作製方法 | |
| EP0500103B1 (en) | Laminate Type LC Element | |
| JPS59205747A (ja) | 半導体装置の製造方法 | |
| JPH0210598B2 (ja) | ||
| JPS5968959A (ja) | 電子回路形成方法 | |
| JPH10308322A (ja) | 積層型電子部品の製造方法 | |
| JP3720540B2 (ja) | 薄膜コンデンサ | |
| TW200406916A (en) | Variable inductor device, multi-layer substrate with hidden variable inductor device, semiconductor chip and chip-type variable inductor device | |
| JPH1145977A (ja) | マルチチップモジュールおよびその製造方法 | |
| JP3063412B2 (ja) | 可変コンデンサ | |
| JPS6194408A (ja) | セラミツクフイルタ | |
| JPH03203212A (ja) | 複合チップ部品及びその製造方法 | |
| JPH0888474A (ja) | 積層混成集積回路素子 | |
| JP2950034B2 (ja) | 可変抵抗器 | |
| JPH0945576A (ja) | 積層電子部品の製造方法 | |
| JP2003100517A (ja) | 積層チップインダクタ及びその製造方法 | |
| JPH0223008Y2 (ja) | ||
| JPS6334907A (ja) | コイル内蔵セラミツク多層基板 | |
| JPS6348111Y2 (ja) |