JPH01262695A - コンデンサ素子内蔵セラミック多層基板 - Google Patents

コンデンサ素子内蔵セラミック多層基板

Info

Publication number
JPH01262695A
JPH01262695A JP63092065A JP9206588A JPH01262695A JP H01262695 A JPH01262695 A JP H01262695A JP 63092065 A JP63092065 A JP 63092065A JP 9206588 A JP9206588 A JP 9206588A JP H01262695 A JPH01262695 A JP H01262695A
Authority
JP
Japan
Prior art keywords
dielectric
layer
dielectric layer
built
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63092065A
Other languages
English (en)
Inventor
Tatsuo Achinami
阿知波 達雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63092065A priority Critical patent/JPH01262695A/ja
Publication of JPH01262695A publication Critical patent/JPH01262695A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンデンサ素子を内蔵したセラミック多層基
板に関する。
〔従来の技術〕
従来、この種のコンデンサ素子を内蔵したセラミック多
層基板は、例えば第5図に示すように、高誘電率を発現
する誘電体!21内に内部電極3を形成し、誘電体層2
1の両件面に配設された絶縁体層22の外部に形成され
た外部電極13との間を内部配線23により接続した構
造となっていた。
〔発明が解決しようとする課題〕
上述した従来のコンデンサ素子内蔵多層基板においては
、絶縁体層22の絶縁性セラミック材料(以下絶縁材と
いう)が誘電体層21の誘電性セラミック(以下誘電材
という)中へ拡散して反応する。また、焼成過程におけ
る絶縁材と誘電材との熱収縮特性が異なるために絶縁体
層と誘電体層との界面で応力、が発生し、両者の剥離、
及び材料内の亀裂が発生する。これらの原因により本来
誘電材が示すべき比誘電率(約10000>に比べて、
著しく劣る比誘電率(約1500)を示し、さらに絶縁
体層と誘電体層との間で導通不良が起こりやすい。従っ
て、大容量のコンデンサを内蔵させるには大面積が必要
となるが、これはコンデンサ素子内蔵セラミック多層基
板の特徴である小型化、高集積化を妨げるばかりでなく
、大面積化することにより絶縁体層と誘電体層との整合
がより難しくなるという欠点がある。
本発明の目的は、誘電材と絶縁材とで生じる拡散の遮蔽
、及び両者の熱収縮特性の違いに起因する誘電材と絶縁
材との界面で発生する応力を緩和することができ、誘電
材の本来有している高い比誘電率をセラミック多層基板
内のコンデンサに発現させることが出来るコンデンサ素
子内蔵セラミック多層基板を提供することにある。
〔課題を解決するための手段、〕
本発明のコンデンサ素子内蔵セラミック多層基板は、導
体パターンが形成された複数の絶縁体層の間に、導体パ
ターンが形成された誘電体層が挟持されたコンデンサ素
子内蔵セラミック多層基板において、前記絶縁体層と前
記誘電体層との間に、絶縁体層と反応性が低く熱収縮特
性が誘電体層と絶縁体層との間にあり、かつ前記誘電体
層とは組成が異なる誘電材料からなる中間層が挟持され
ることを特徴として構成される。
なお、前記誘電材料からなる中間層としては、マンガン
・ニオブ酸鉛、マグネシウム・タングステン酸鉛、チタ
ン酸鉛および二酸化ニオブを成分とする誘電材、又はマ
ンガン・ニオブ酸鉛。
ニッケルニオブ酸鉛、マグネシウム・タングステン酸、
チタン酸鉛及びジルコン酸鉛を成分とする誘電材及びマ
ンガン・ニオブ[9、又はマグネシウム酸鉛、ニッケル
・ニオブ酸鉛及びチタン酸鉛を成分とする誘電材を用い
ることができる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の断面図、第2図は第1図の
積層構造を示す分解図である。この実施例においてはセ
ラミック多層基板内に構成されるコンデンサは単純な一
対の対向内部電極を有するものについて説明する。
第1図において、本発明のコンデンサ素子内蔵セラミッ
ク多層基板は、誘電材からなる誘電体層21内に、内部
電極3が形成された誘電体層の両件面に絶縁材よりなる
絶縁体層22が積層され、絶縁体層22の各外面に外部
電極13が形成され、内部電極3と外部電極13との間
を誘電体層21、中間層5、および絶縁体層22を通し
て内部配線23により接続する。
第2図により、本発明の積層構造の一実施例について、
詳細に説明する。誘電性セラミックシート(以下誘電シ
ートという)1は、鉄・ニオブ酸鉛、鉄・タングステン
酸鉛、亜鉛・ニオブ酸鉛およびマンガン・ニオブ酸鉛を
成分とする誘電材(以下誘電材DYという)からなる粉
末に有機系のバインダーを加えて混練し、ドクター・ブ
レード法で形成した厚さ約50μmのシートであって、
誘電シート1の所望する位置に上下シートの導通用バイ
アホール2が設けられる。内部電極3は、誘電シート1
の片面に銀・パラジウムを含有する導電ペーストを被着
させて形成される。
中間層を構成する誘電シート(以下中間層シートという
)5は、マンガン・ニオブ酸鉛、マグネシウム・タング
ステン酸鉛、チタン酸鉛及び酸化ニオブを成分とする誘
電性セラミック材料(以下誘電材DXという)から、誘
電シート1と同様の方法で作製された誘電シートであり
、バイアホール2が穿設され、4はバイアホール2を囲
んで導電ペーストを被着した円または矩形のランドを示
す。
絶縁性セラミックグリーンシート(以下絶縁シートとい
う)10は誘電シート1の上下に配設するもので、酸化
アルミニウムと硼珪酸鉛系ガラスを主成分とする。11
はそれぞれの絶縁シート10の所定の位置に設けたバイ
アホールである。
12は上述の中間層シート5の場合と同様の方法で形成
したランド、13は最外層に導電ペーストを被着して形
成した端子材用外部電極である。上述の絶縁シート10
.誘電シート1および中間層シート5を熱圧着して、未
焼成コンデンサ素子内蔵セラミック多層基板を形成する
。この未焼成コンデンサ素子内蔵セラミック多層基板を
800〜900℃で焼成することによってコンデンサ素
子内蔵セラミック多層基板が形成される。ここで、積層
された誘電シート1は誘電体層21(第1図)に、絶縁
シート10は絶縁体層22(第1図)に、中間層シート
5は中間層24(第1図)に、それぞれ焼成により、形
成される。
前述したように従来のコンデンサ素子内蔵セラミック多
層基板では、絶縁体層22中の絶縁材は、誘電体層21
との相互拡散により誘電材と反応する。その結果、誘電
材が変質して比誘電率の低い材料となり、また焼結性も
低下するので、本来誘電性セラミックが発現すべきコン
デンサ容量を著しく低下させてしまう。また、誘電材と
絶縁材との熱収縮特性が異なるために機械的強度に劣る
誘電体層21内にマイクロクラック、誘電体層21と絶
縁体層22との間に眉間剥離が生じ、誘電体層21のコ
ンデンサ容量と耐湿負荷特性の低下が引き起こされる。
しかし、本発明における中間層24は、成分である誘電
材DXが誘電材DYと比べて絶縁材との反応性が低く、
絶縁材と誘電材DYの拡散を著しく減少させ、かつ第3
図に示したように、中間層の成分である誘電材DXの熱
収縮特性が絶縁材の熱収縮特性と誘電材DYの熱収縮特
性との間にあるために、絶縁体層と誘電体層間の熱収縮
特性の違いによって生じる熱応力を大きく緩和する働き
があり、従って第5図の中間層のない従来の構造では、
内蔵コンデンサの比誘電率が約1500であるのに対し
、第1図の本発明の中間層24を設けた構造では、誘電
材の変質が減少し、また焼結性も向上するために、比誘
電率は約6000と約4倍に向上する。
第4図は本発明の他の実施例の断面図である。
この実施例においては、セラミック多層基板内に精成さ
れるコンデンサは単純な一対の対向電極を有するものに
ついて説明する。
第4図において、本発明のコンデンサ素子内蔵セラミッ
ク多層基板は、誘電材DXよりなる中間層24内に内部
電極3が形成される。内部電極3が形成された中間層の
各内面に誘電材DYよりなる誘電体層22が形成される
。内部電極3が形成された中間層24の各外側にそれぞ
れ絶縁材からなる絶縁体層22が積層され、絶縁体層2
2の各外面に外部電極13が形成され、内部電極3と外
部電極13との間を中間M24および絶縁体層22を通
して内部配線23より接続する。上記第2の実施例にお
いて誘電シート、中間層シート。
絶縁シート、電極に用いる材料は第1の実施例と全て同
じである。内部電極は中間層シート5に第1の実施例の
誘電シート1に施した方法と同一の方法で形成される。
誘電シート1におけるバイアホール2とランド4が形成
される。絶縁シート10におけるバイアホール4.ラン
ド2及び外部電極13の形成方法は第1の実施例と同じ
である。
上述の絶縁シート10.中間層シート5および誘電シー
ト1を熱圧着して未焼成コンデンサ素子内蔵セラミック
多層基板を800〜900℃で焼成することによってコ
ンデンサ素子内蔵セラミック多層基板が形成される0本
実施例においては、中間層(比誘電率;約2000)か
らもコンデンサ容量を得ることができ、中間層と誘電体
層との比誘電率の違いからコンデンサ容量にバリエーシ
ョンを持たせることができる利点がある。
なお、上述した第1および第2の実施例では中間層とし
てマンガン・ニオブ酸鉛、マグネシウム・タングステン
酸鉛、チタン酸鉛および酸化ニオブを成分とする誘電材
を用いたが、マンガン・ニオブ酸鉛、ニッケル・ニオブ
酸鉛、マグネシウム・タングステン酸鉛およびチタン酸
鉛を成分とする誘電材、又はマンガン・ニオブ酸鉛、マ
グネシウム・タングステン酸鉛、チタン酸鉛およびジル
コン酸鉛を成分とする誘電材、又は、マンガン・ニオブ
酸鉛、マグネシウム・ニオブ酸鉛、ニッケル・ニオブ酸
鉛およびチタン酸鉛を成分とする誘電材も同様に用いる
ことができる。
〔発明の詳細な 説明したように本発明は、誘電材との反応性が低く熱収
縮特性が誘電材と絶縁材との間にある誘電材からなる誘
電体を中間層として誘電材と絶縁材との間に積層するこ
とにより、誘電材と絶縁材とで生じる拡散の遮蔽、及び
両者の熱収縮特性の違いに起因する誘電材と絶縁材との
界面で発生する応力の緩和が行われ、誘電材の本来有し
ていう高い比誘電率をセラミック多層基板内のコンデン
サ素子に発現させる効果がある。また、中間層に内部電
極を形成することで、中間層と誘電体層の比誘電率の違
いによりコンデンサ容量にバリエーションを持たせられ
る効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図は第1図に
示す一実施例の分解斜視図、第3図は誘電材(DX)、
誘電材(DY)、絶縁材の熱収縮特性を示す図、第4図
は他の実施例の断面図、第5図は従来のコンデンサ素子
内蔵セラミック多層基板の断面図である。 1・・・誘電シート、2,11・・・バイアホール、3
・・・内部電極、4.12・・・ランド、5・・・中間
層シート、10・・・絶縁シート、13・・・外部電極
、21・・・誘電体層、22・・・絶縁体層、23・・
・内部配線、24・・・中間層、31・・・絶縁材の収
縮率曲線、32・・・誘電材DXの収縮率曲線、33・
・・誘電材DYの収縮率曲線。

Claims (1)

    【特許請求の範囲】
  1.  導体パターンが形成された複数の絶縁体層の間に、導
    体パターンが形成された誘電体層が挟持されたコンデン
    サ素子内蔵セラミック多層基板において、前記絶縁体層
    と前記誘電体層との間に、絶縁体層と反応性が低く熱収
    縮特性が誘電体層と絶縁体層との間にあり、かつ前記誘
    電体層とは組成が異なる誘電材料からなる中間層が挟持
    されることを特徴とするコンデンサ素子内蔵セラミック
    多層基板。
JP63092065A 1988-04-13 1988-04-13 コンデンサ素子内蔵セラミック多層基板 Pending JPH01262695A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63092065A JPH01262695A (ja) 1988-04-13 1988-04-13 コンデンサ素子内蔵セラミック多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63092065A JPH01262695A (ja) 1988-04-13 1988-04-13 コンデンサ素子内蔵セラミック多層基板

Publications (1)

Publication Number Publication Date
JPH01262695A true JPH01262695A (ja) 1989-10-19

Family

ID=14044072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63092065A Pending JPH01262695A (ja) 1988-04-13 1988-04-13 コンデンサ素子内蔵セラミック多層基板

Country Status (1)

Country Link
JP (1) JPH01262695A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03285395A (ja) * 1990-03-31 1991-12-16 Fujitsu Ltd 多層ガラスセラミック回路基板の製造方法
EP1320286A3 (en) * 2001-12-13 2005-01-05 Harris Corporation Electronic module including a low temperature co-fired ceramic (LTCC) substrate with a capacitive structure embedded therein and related methods
WO2024070529A1 (ja) * 2022-09-26 2024-04-04 株式会社村田製作所 コンデンサ素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03285395A (ja) * 1990-03-31 1991-12-16 Fujitsu Ltd 多層ガラスセラミック回路基板の製造方法
EP1320286A3 (en) * 2001-12-13 2005-01-05 Harris Corporation Electronic module including a low temperature co-fired ceramic (LTCC) substrate with a capacitive structure embedded therein and related methods
US7141129B2 (en) * 2001-12-13 2006-11-28 Harris Corporation Electronic module including a low temperature co-fired ceramic (LTCC) substrate with a capacitive structure embedded therein and related methods
WO2024070529A1 (ja) * 2022-09-26 2024-04-04 株式会社村田製作所 コンデンサ素子
JPWO2024070529A1 (ja) * 2022-09-26 2024-04-04

Similar Documents

Publication Publication Date Title
JPH0648666B2 (ja) 積層セラミックコンデンサ及びその製法
EP0285873B1 (en) Method of producing a multi-layered ceramic capacitor
US10299383B2 (en) Composite electronic component and resistance element
US10453617B2 (en) Composite electronic component and resistance element
US10186381B2 (en) Composite electronic component and resistance element
JPS63300593A (ja) セラミック複合基板
JPH09260192A (ja) 積層コンデンサ
JP2555638B2 (ja) 多層セラミック基板の製造方法
JP2002057036A (ja) 積層複合電子部品及びその製造方法
JPH0542159B2 (ja)
JPH09260199A (ja) 積層コンデンサ
JP2004095767A (ja) セラミック多層基板およびその製造方法
JPH0256822B2 (ja)
JPS6147691A (ja) セラミツク複合基板
JP2001144438A (ja) 多層セラミック基板およびその製造方法
JPH09260194A (ja) 積層電子部品
JP2775936B2 (ja) セラミック電子部品の製造方法
JPH04280496A (ja) コンデンサ内蔵セラミック多層回路基板及びその製造方法
JPS6329998A (ja) セラミツク複合基板
JPH03191596A (ja) コンデンサ内蔵多層セラミック基板の製造方法
JPH0714109B2 (ja) セラミック複合回路基板
JPH084053B2 (ja) 積層セラミックコンデンサ
JPH0515292B2 (ja)
JP3175433B2 (ja) 積層セラミック部品
JP2555639B2 (ja) 多層セラミック基板の製造方法