JPS63301552A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPS63301552A JPS63301552A JP13494887A JP13494887A JPS63301552A JP S63301552 A JPS63301552 A JP S63301552A JP 13494887 A JP13494887 A JP 13494887A JP 13494887 A JP13494887 A JP 13494887A JP S63301552 A JPS63301552 A JP S63301552A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output bumps
- power supply
- wiring board
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子装置等に使用される半導体部品全実装す
る配線基板に関するものである。
る配線基板に関するものである。
第４図は従来の配線基板の表面からの斜視図。
第５図はその裏面から見友斜視図全それぞれ示し友もの
である。これらの図において、配線基板本体１，１の半
導体部品実装スペース１２のまわりには、リード用パッ
ド１３が形成されており、このリード用パッド１３は、
信号線１４あるいは電源。
である。これらの図において、配線基板本体１，１の半
導体部品実装スペース１２のまわりには、リード用パッ
ド１３が形成されており、このリード用パッド１３は、
信号線１４あるいは電源。
グランドパターン１５にエフ裏面全面に形成される入出
力用バンプ１６に接続されていｔ（例えば特開昭５７−
１５５７４９号公報、特願昭５６−４０６４１号公報、
特開昭５９−１８８９４４号公報、特願昭５８−６２２
０６号公報）。
力用バンプ１６に接続されていｔ（例えば特開昭５７−
１５５７４９号公報、特願昭５６−４０６４１号公報、
特開昭５９−１８８９４４号公報、特願昭５８−６２２
０６号公報）。
上述し九従来の配線基板は、裏面全体に入出力用バンプ
１６が形成されているので、表面周辺部に形成されてい
るリード用パッド１３と入出力用バンプ１６と′ｆ！：
接続する信号線１４が長くなジ、まｔ１信号線１４の存
在にエク電ζ；ス、グランドパターン１５に切欠きが生
じてしまい、電気抵抗が高くなるという欠点があった。
１６が形成されているので、表面周辺部に形成されてい
るリード用パッド１３と入出力用バンプ１６と′ｆ！：
接続する信号線１４が長くなジ、まｔ１信号線１４の存
在にエク電ζ；ス、グランドパターン１５に切欠きが生
じてしまい、電気抵抗が高くなるという欠点があった。
したがって本発明は、前述した従来の問題に鑑みてなさ
れ念ものであり、その目的は、リード用パッドと入出力
用バンプとの間の信号線および電源、グランドパターン
の電気抵抗全低減させｔ配線基板を提供することにある
。
れ念ものであり、その目的は、リード用パッドと入出力
用バンプとの間の信号線および電源、グランドパターン
の電気抵抗全低減させｔ配線基板を提供することにある
。
本発明の配線基板は、配線基板本体の表面に半導体部品
を実装する領域を有し、この領域の周辺部に半導体部品
のリードと接線されるリード用パッドが形成され、裏面
に入出力用バンプが形成され、さらに配線基板本体の内
部にリード用パッドと入出力用バンプとを接続する信号
線お工び′電源。
を実装する領域を有し、この領域の周辺部に半導体部品
のリードと接線されるリード用パッドが形成され、裏面
に入出力用バンプが形成され、さらに配線基板本体の内
部にリード用パッドと入出力用バンプとを接続する信号
線お工び′電源。
グランドパターンが形成されておジ、入出力用バンプは
裏面の周辺部のみに配置され、入出力用バンプのうち、
電源、グランドに使用される入出力用バンプを内側に集
めて構成されている。
裏面の周辺部のみに配置され、入出力用バンプのうち、
電源、グランドに使用される入出力用バンプを内側に集
めて構成されている。
本発明においては、リード用パッドと入出力用バンプと
の間の信号線が短縮されるとともに電源。
の間の信号線が短縮されるとともに電源。
グランドパターンの切欠きが軽減される。
次に、本発明について図面を参照して説明する。
２１図は本発明の一実施例による配線基板の縦断面図、
第２図は表面から見た一部破断斜視図。
第２図は表面から見た一部破断斜視図。
第３図は裏面から見友一部破断斜視図である。これらの
図において、半導体基板本体１の主要面には半導体部品
実装スペース１を有し、この半導体部品実装スペース２
の周辺部には図示しない半導体部品のリードと接続され
るリード用パッド３が形成されており、このリード用パ
ッド３は半導体基板本体１内に形成された信号線４ある
いは電源。
図において、半導体基板本体１の主要面には半導体部品
実装スペース１を有し、この半導体部品実装スペース２
の周辺部には図示しない半導体部品のリードと接続され
るリード用パッド３が形成されており、このリード用パ
ッド３は半導体基板本体１内に形成された信号線４ある
いは電源。
グランドパターン５ｔ−介して裏面側周辺部に形成配置
されている入出力用バンプ６に接続されている。さらに
リード用パッド３と電、源グランドパターン５とに１っ
て接続される１を源、グランドとして使用する入出力バ
ンプ７は、入出力用バンプ６のうちの内側に集められて
形成されている。
されている入出力用バンプ６に接続されている。さらに
リード用パッド３と電、源グランドパターン５とに１っ
て接続される１を源、グランドとして使用する入出力バ
ンプ７は、入出力用バンプ６のうちの内側に集められて
形成されている。
以上説明し几工うに本発明は、入出力用バンプを裏面の
周辺部に集めることに工す、信号機を短かくすることが
でき、また、電源、グランドパターンの信号線による切
欠き２少なくでき、電気抵抗を小さくできるとともに’
！ｔ＃、グランドに使用する入出力バンブを内側に集め
ることにエリ、さらに一層信号線を短かくでき、電源、
グランドパターンの切欠きを少なくでき、電気抵抗を一
層小さくできるという極めて優れた効果が得られる。
周辺部に集めることに工す、信号機を短かくすることが
でき、また、電源、グランドパターンの信号線による切
欠き２少なくでき、電気抵抗を小さくできるとともに’
！ｔ＃、グランドに使用する入出力バンブを内側に集め
ることにエリ、さらに一層信号線を短かくでき、電源、
グランドパターンの切欠きを少なくでき、電気抵抗を一
層小さくできるという極めて優れた効果が得られる。
第１図は本発明の一実施例にＬる配線基板の縦断面図、
第２図（は第１図の表面から見比一部破断斜視図、第３
図は第１図の表面から見た一部破断斜視図、第４図は従
来の配線基板の一例を示す表面から見た一部破断斜視図
、第５図は第４図に示す基板蓄氷の裏面から見比一部破
断斜視図である。 １・・・・配、ｖｉ！基板本体、２・・・・半導体部品
実装スペース、３・・・・リード用パッド、４・・・・
信号線、５・・・・電源、グランドパタ・−ン、６・・
・・入出力用パッド、６・・・・電源、グランドに使用
する入出力バンブ。 第４図 第５図
第２図（は第１図の表面から見比一部破断斜視図、第３
図は第１図の表面から見た一部破断斜視図、第４図は従
来の配線基板の一例を示す表面から見た一部破断斜視図
、第５図は第４図に示す基板蓄氷の裏面から見比一部破
断斜視図である。 １・・・・配、ｖｉ！基板本体、２・・・・半導体部品
実装スペース、３・・・・リード用パッド、４・・・・
信号線、５・・・・電源、グランドパタ・−ン、６・・
・・入出力用パッド、６・・・・電源、グランドに使用
する入出力バンブ。 第４図 第５図
Claims (2)
- （１）配線基板本体の表面に半導体部品を実装する領域
を有し、該領域の周囲に半導体部品のリードと接続され
るリード用パッドが形成され、かつ裏面に入出力用バン
プが形成されており、内部に該リード用パッドと該入出
力用バンプを接続する信号線および電源、グランドパタ
ーンが形成された配線基板において、該入出力用バンプ
を配線基板本体の裏面周辺部に集めて配置したことを特
徴とする配線基板。 - （２）該入出力用バンプのうち、電源、グランド用に使
用される入出力用バンプを内側に集めたことを特徴とす
る特許請求の範囲第１項記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13494887A JPS63301552A (ja) | 1987-06-01 | 1987-06-01 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13494887A JPS63301552A (ja) | 1987-06-01 | 1987-06-01 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63301552A true JPS63301552A (ja) | 1988-12-08 |
Family
ID=15140305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13494887A Pending JPS63301552A (ja) | 1987-06-01 | 1987-06-01 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63301552A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027191A (en) * | 1989-05-11 | 1991-06-25 | Westinghouse Electric Corp. | Cavity-down chip carrier with pad grid array |
| US5293067A (en) * | 1991-05-23 | 1994-03-08 | Motorola, Inc. | Integrated circuit chip carrier |
| US5726493A (en) * | 1994-06-13 | 1998-03-10 | Fujitsu Limited | Semiconductor device and semiconductor device unit having ball-grid-array type package structure |
| US7592692B2 (en) * | 2005-10-20 | 2009-09-22 | Nec Electronics Corporation | Semiconductor device with a dummy electrode |
-
1987
- 1987-06-01 JP JP13494887A patent/JPS63301552A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027191A (en) * | 1989-05-11 | 1991-06-25 | Westinghouse Electric Corp. | Cavity-down chip carrier with pad grid array |
| US5293067A (en) * | 1991-05-23 | 1994-03-08 | Motorola, Inc. | Integrated circuit chip carrier |
| US5726493A (en) * | 1994-06-13 | 1998-03-10 | Fujitsu Limited | Semiconductor device and semiconductor device unit having ball-grid-array type package structure |
| US7592692B2 (en) * | 2005-10-20 | 2009-09-22 | Nec Electronics Corporation | Semiconductor device with a dummy electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5247281B2 (ja) | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ | |
| US5491364A (en) | Reduced stress terminal pattern for integrated circuit devices and packages | |
| KR100246333B1 (ko) | 비 지 에이 패키지 및 그 제조방법 | |
| US5734559A (en) | Staggered bond finger design for fine pitch integrated circuit packages | |
| US5650660A (en) | Circuit pattern for a ball grid array integrated circuit package | |
| JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
| JP2004342947A (ja) | 半導体パッケージ | |
| US5726860A (en) | Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS | |
| JPS5972757A (ja) | 半導体装置 | |
| JPS63301552A (ja) | 配線基板 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JPS6010081Y2 (ja) | マイクロ波集積回路 | |
| JPH0637249A (ja) | キャパシタの取付構造 | |
| JP3259217B2 (ja) | ノイズ低減パッケージ | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| JPH02213147A (ja) | フリップチップ法による実装構造 | |
| JPS5980957A (ja) | 半導体装置 | |
| JP2533810B2 (ja) | 半導体装置 | |
| JP2502994Y2 (ja) | 半導体集積回路装置 | |
| JP2751956B2 (ja) | 半導体装置に用いるリードフレーム | |
| JPH03106043A (ja) | 半導体装置 | |
| JP3194300B2 (ja) | 半導体装置 | |
| JPH01191433A (ja) | 集積回路素子 | |
| JPH0745780A (ja) | 半導体装置用クワッドフラットパッケージ | |
| JPH0726841Y2 (ja) | 半導体集積回路 |