JPH0726841Y2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0726841Y2 JPH0726841Y2 JP17743087U JP17743087U JPH0726841Y2 JP H0726841 Y2 JPH0726841 Y2 JP H0726841Y2 JP 17743087 U JP17743087 U JP 17743087U JP 17743087 U JP17743087 U JP 17743087U JP H0726841 Y2 JPH0726841 Y2 JP H0726841Y2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- integrated circuit
- bonding pads
- wiring
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000002411 adverse Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は半導体集積回路に関し、特に半導体集積回路上
の接地配線の方法に関する。
の接地配線の方法に関する。
従来、この種の半導体集積回路（以下、ICという）上の
接地配線方法は、接地端子が１つの場合、第４図のごと
く、ボンディングパッドから全ての領域に配線されてい
るのが一般的である。一方、近年機能増加にともない端
子の増加に加えて対ノズル対策等の観点から接地端子を
複数持つICが登場してきた。
接地配線方法は、接地端子が１つの場合、第４図のごと
く、ボンディングパッドから全ての領域に配線されてい
るのが一般的である。一方、近年機能増加にともない端
子の増加に加えて対ノズル対策等の観点から接地端子を
複数持つICが登場してきた。
上述した接地端子を複数有するICとして、第５図の場合
のごとく、１つの接地配線の領域と別の接地配線の領域
を分離して配線する方法がとられている。この方法によ
ると、一方は大電流用にする等の使い分けをし、一方の
電位変化が他方への影響を押える効果がある。しかし、
この方法を実際の実装面からみると、第６図のごとくプ
リント板上の接地配線が同一配線から取られる場合に効
果を示すが、第７図のごとく接地配線が別経路から供給
される場合でも、プリント板の電位変化がIC上の動作に
悪影響を与える。即ち、IC内部での電位変化とは異なる
変化が別々の接地端子から加えられることになる為であ
る。
のごとく、１つの接地配線の領域と別の接地配線の領域
を分離して配線する方法がとられている。この方法によ
ると、一方は大電流用にする等の使い分けをし、一方の
電位変化が他方への影響を押える効果がある。しかし、
この方法を実際の実装面からみると、第６図のごとくプ
リント板上の接地配線が同一配線から取られる場合に効
果を示すが、第７図のごとく接地配線が別経路から供給
される場合でも、プリント板の電位変化がIC上の動作に
悪影響を与える。即ち、IC内部での電位変化とは異なる
変化が別々の接地端子から加えられることになる為であ
る。
本考案のICの接地配線方法は、複数の接地端子を有する
ICにおいて、各接地端子のIC上のボンディングパッドが
複数個からなり、経路別に各ボンディングパッドを定
め、各接地端子間において対をなす様に接地配線を有し
ている。
ICにおいて、各接地端子のIC上のボンディングパッドが
複数個からなり、経路別に各ボンディングパッドを定
め、各接地端子間において対をなす様に接地配線を有し
ている。
即ち、本考案による半導体集積回路は、第１の接地端子
及び第２の接地端子を有し、また集積回路チップ上に、
第１の接地端子に接続された第１及び第２のボンディン
グパッドと第２の接地端子に接続された第３及び第４の
ボンディングパッドとを設けるとともに、第１及び第３
のボンディングパッド接続する第１の接地配線と第２及
び第４のボンディングパッド接続する第２の接地配線を
設けている。
及び第２の接地端子を有し、また集積回路チップ上に、
第１の接地端子に接続された第１及び第２のボンディン
グパッドと第２の接地端子に接続された第３及び第４の
ボンディングパッドとを設けるとともに、第１及び第３
のボンディングパッド接続する第１の接地配線と第２及
び第４のボンディングパッド接続する第２の接地配線を
設けている。
次に、本考案について図面を参照して説明する。
第１図は本考案の一実施例のレイアウト図である。本実
施例の半導体集積回路は、ICチップ11、ボンディングパ
ッド12、12′、13、13′、接地配線14、15、接地端子1
7、17′、ボンディングワイヤ16、16′、18、18′によ
って構成される。ボンディングパッド12および12′と13
および13′とは各々独立した接地配線14、15で接地配線
されている。接地端子17はボンディングワイヤ16及び18
を介して夫々ボンディングパッド12及び13に接続され、
接地端子17′はボンディングワイヤ16′及び18′を介し
て夫々ボンディングパッド12及び13に接続される。
施例の半導体集積回路は、ICチップ11、ボンディングパ
ッド12、12′、13、13′、接地配線14、15、接地端子1
7、17′、ボンディングワイヤ16、16′、18、18′によ
って構成される。ボンディングパッド12および12′と13
および13′とは各々独立した接地配線14、15で接地配線
されている。接地端子17はボンディングワイヤ16及び18
を介して夫々ボンディングパッド12及び13に接続され、
接地端子17′はボンディングワイヤ16′及び18′を介し
て夫々ボンディングパッド12及び13に接続される。
〔実施例２〕 第２図は本考案の実施例２のレイアウト図である。本実
施例は接地端子が２個で各接地端子に対応するボンディ
ングパッドを３個づづ有し、21はICチップ、22,23,24,2
2′,23′,24ボンディングパッドで22と22′、23と2
3′、24と24′が各々独立した接地配線25,26,27で配線
されている。
施例は接地端子が２個で各接地端子に対応するボンディ
ングパッドを３個づづ有し、21はICチップ、22,23,24,2
2′,23′,24ボンディングパッドで22と22′、23と2
3′、24と24′が各々独立した接地配線25,26,27で配線
されている。
第３図は本考案の実施例３のレイアウト図である。本実
施例は接地配線二層構造にて形成される例であり、２個
の接地端子に対して各々２個のボンディングパッドを有
し、32,32′のボンディングパッドは一層目の接地配
線、33,33′は二層目の接地配線で配線されている。図
示していないが、第２図、第３図は接地端子が第１図と
同様に設けられており、夫々対応するボンディングパッ
ドに接続されている。
施例は接地配線二層構造にて形成される例であり、２個
の接地端子に対して各々２個のボンディングパッドを有
し、32,32′のボンディングパッドは一層目の接地配
線、33,33′は二層目の接地配線で配線されている。図
示していないが、第２図、第３図は接地端子が第１図と
同様に設けられており、夫々対応するボンディングパッ
ドに接続されている。
以上説明したように本考案は、複数の接地端子間を独立
した接地配線で、各接地配線に対応したボンディングパ
ッドを設けて配線することにより、ICチップ内部で発生
する電位変化による影響、例えば、大電流に起因するノ
イズや入力系回路と出力系回路の相互ノイズに対する効
果に加え、複数接地端子に対して実装上の配線から与え
られる同様な電位変化の影響を抑止する効果がある。
した接地配線で、各接地配線に対応したボンディングパ
ッドを設けて配線することにより、ICチップ内部で発生
する電位変化による影響、例えば、大電流に起因するノ
イズや入力系回路と出力系回路の相互ノイズに対する効
果に加え、複数接地端子に対して実装上の配線から与え
られる同様な電位変化の影響を抑止する効果がある。
又、本考案による方法は電源系配線にも適用できる。
第１図は本考案の一実施例のレイアウト図、第２図は本
考案の実施例２のレイアウト図、第３図は本考案の実施
例３のレイアウト図、第４図，第５図は従来のレイアウ
ト図、第６図、第７図は第１図から第５図のレイアウト
図を説明する為の実装状態のプリント板上のレイアウト
図である。 11,21,31,41,51…ICチップ、12,12′,13,13′,22,22′,
23,23′,24,24′,32,32′,33,33′,43,53,53′…ボンデ
ィングパッド、14,15,25,26,27,34,35,42,52,52′…接
地配線、62,73,73′…プリント板上の接地配線、74…プ
リント板の配線、61,71…IC、62,72…ICの端子、17、1
7′…接地端子、16、16′、18、18′…ボンディングワ
イヤ。
考案の実施例２のレイアウト図、第３図は本考案の実施
例３のレイアウト図、第４図，第５図は従来のレイアウ
ト図、第６図、第７図は第１図から第５図のレイアウト
図を説明する為の実装状態のプリント板上のレイアウト
図である。 11,21,31,41,51…ICチップ、12,12′,13,13′,22,22′,
23,23′,24,24′,32,32′,33,33′,43,53,53′…ボンデ
ィングパッド、14,15,25,26,27,34,35,42,52,52′…接
地配線、62,73,73′…プリント板上の接地配線、74…プ
リント板の配線、61,71…IC、62,72…ICの端子、17、1
7′…接地端子、16、16′、18、18′…ボンディングワ
イヤ。
Claims (1)
- 【請求項１】第１および第２の接地端子を有し、集積回
路チップ上に、前記第１の接地端子に接続された第１お
よび第２のボンディングパッドと前記第２の接地端子に
接続された第３および第４のボンディングパッドが設け
られ、さらに、前記集積回路チップは前記第１と第３の
ボンディングパッドを接続する第１の接地配線と前記第
２と第４のボンディングパッドを接続する第２の接地配
線を有することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17743087U JPH0726841Y2 (ja) | 1987-11-19 | 1987-11-19 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17743087U JPH0726841Y2 (ja) | 1987-11-19 | 1987-11-19 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0180937U JPH0180937U (ja) | 1989-05-30 |
| JPH0726841Y2 true JPH0726841Y2 (ja) | 1995-06-14 |
Family
ID=31469094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17743087U Expired - Lifetime JPH0726841Y2 (ja) | 1987-11-19 | 1987-11-19 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0726841Y2 (ja) |
-
1987
- 1987-11-19 JP JP17743087U patent/JPH0726841Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0180937U (ja) | 1989-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04307943A (ja) | 半導体装置 | |
| US6114903A (en) | Layout architecture for core I/O buffer | |
| JPH022842U (ja) | ||
| JP2691478B2 (ja) | 集積回路に電源を供給する方法 | |
| JPH0726841Y2 (ja) | 半導体集積回路 | |
| JPS5954247A (ja) | 電子部品 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPH04129250A (ja) | 薄型混成集積回路基板 | |
| JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
| JP3308047B2 (ja) | 半導体装置 | |
| JP2004031432A (ja) | 半導体装置 | |
| JPS58124262A (ja) | 集積回路装置 | |
| US20260026364A1 (en) | Integrated circuit package with star-connected lead | |
| JP3259217B2 (ja) | ノイズ低減パッケージ | |
| JP2520225B2 (ja) | 半導体集積回路装置 | |
| JPH09223758A (ja) | 半導体装置 | |
| JP2533810B2 (ja) | 半導体装置 | |
| JP2001077230A (ja) | リードフレーム及びそれを用いた半導体装置実装体 | |
| JP3094953B2 (ja) | 半導体装置 | |
| JP2502994Y2 (ja) | 半導体集積回路装置 | |
| JPH01114049A (ja) | サイズ可変の集積回路チップ | |
| JP2919010B2 (ja) | 半導体集積回路実装構造 | |
| JPH0250623B2 (ja) | ||
| JP2878765B2 (ja) | 半導体装置 | |
| JPH0631157U (ja) | Ｌｓｉリードフレーム |